


# МИКРОПРОЦЕССОРНА ТЕХНИКА

## ЛЕКЦИЯ #6

# Едночипов микрокомпютър (ЕМК)

## Обща блокова схема



# Едночипов микрокомпютър (ЕМК)

## Основни възли:

- централен процесор** ЦП (CPU): АЛУ, регистри, УУ;
- блок памет:** програмна: PROM (E<sup>2</sup>PROM, FLASH) - за разполагане на приложни програми, RAM – за разполагане на данни/адреси при изпълнение на програмата;
- магистрали** (Buses) : адресна, за данни, управляваща;
- интерфейсен блок:** адаптери за връзка по сериен и паралелен интерфейси, АЦП (аналогови входове);
- допълнителни устройства:** таймери, модеми и др.

Характеристики и параметри: дължина на данните (8,16,32-bit), вид и обем на разполагаемата памет (RAM, ROM/EPROM, E<sup>2</sup>PROM/FLASH), консумирана мощност, поддържани комуникационни интерфейси (сериен, паралелен); брой налични входове, изходи, вх/изх.; брой аналогови входове, разрядност на АЦП, видове корпуси и др.

Приложение: за управление в различни **embedded системи:**

задвижвания, карт-четци, управление на LCD дисплеи, автоелектроника и други.

## Едночипови микрокомпютри

Основни типове ЕМК:

- 68HC11: наричан още **6811 /HC11/** - фамилия 8-битови CISC микроконтролери (MCUs), първоначално произвеждани от Motorola, сега - от **Freescale Semiconductors**. Разновидност на Motorola 6800 (съвместими, с добавен Y-индексен регистър);
- Различни версии: имат 5 броя външни портове, означени по азбучен ред - А, В, С, D, Е. Всеки порт е с дължина 8 бита (порт D – с дължина 6 или 8). Обем на поддържана външна памет до 64KB.


68HC12 – 16-битов вариант на 68HC11;

68HC16 – ориентиран към по-добра софтуерна съвместимост с HC11.

# Едночипови микрокомпютри

## Основни видове комерсиални ЕМК

### ■ PIC (Microchip):



- модификации:  
PIC10, PIC12, PIC16, PIC18;
- **MPU** (контролери с общо предназначение), **DSC** (контролери за цифрова обработка на сигнали);
- обем на паметта: до 1KB, 2-4KB, 8-16KB, 24-32KB, 48-64KB, 96-128KB;
- видове корпуси (брой крачета):  
6/8/14; 18/20; 28/40/44; 64/80/100;
- предлага широк набор развойни средства (GUI среда), безплатен C компилатор, библиотеки и множество проекти;
- развойна среда - MPLAB IDE.

## Едночипови микрокомпютри

### Основни типове ЕМК

#### ▪ **8051 / MCS51 (Intel):**

Едночипов 8-битов ЕМК, Харвардска архитектура, разработен от Intel по NMOS технология (1980) , по-късно като CMOS устройство (т.нар. C-версии – 80C51, значително по-ниска консумация).

Произвеждан в оригиналния си вид до около средата на 90-те години.

По настоящем: различни аналози (**8051-съвместими**) , функционално подобрени и модифицирани): **Atmel**, **SAB** (Infineon Technologies), **NXP** (Philips), **Maxim** Int. Prod.( Dallas Semiconductors), **Cypress** Semiconductor, **OKI Data**, **Signetics** и др.

Фамилията включва следните базови ресурси: ЦП, on-chip осцилатор, 2 бр. 16-bit таймера, 4 бр. I/O порта, сериен порт, 128 байта RAM, 4 KB PROM. Разширение на паметта – до 128 KB (чрез 64 KB външна програмна памет).



SAB-C515-LN – Infineon Technology

Signetics SCN8051H  
(40-pin plastic DIP)




# Едночипови микрокомпютри

## Основни типове ЕМК

### ■ ARM:



- ❖ класически (ARM7 до ARM11 серии): с общо предназначение /ниска цена/;
- ❖ **ARM Cortex Embedded** : серии R (за приложения в реално време) и **M серия** (микроконтролерни приложения);
- ❖ ARM Cortex Application процесори: серия A (за приложения с ОС от отворен тип, напр. смартфони, e-books, цифрова телевизия и др.
- ❖ ARM Specialist процесори – SecurCore; FPGA Cores (т.нар.soft процесори за приложение при изграждане на прототипни ЦУ с PLDs).



# Едночипови микрокомпютри

## Основни типове ЕМК

- **AVR (Atmel)** – 8 и 32 битови RISC микроконтролери (разнообразни модели и ресурси): Automotive AVR, AVR Z-Link, CAN AVR, LCD AVR, Lighting AVR, XMEGA, USB AVR, Battery Management AVR, Wireless/RF и др. По-старите модели ATmega xx, AT90Sxxxx и някои ATtiny вече не се произвеждат и са заместени с разпределени по специализирани групи съвместими устройства;
- **Atmel ARM Flash контролери:** AT91SAM Flash - индустриално ориентирани 32-битови продукти (CortexM3, ARM926EJ, ARM7TDMI процесори). Висока гъвкавост и интегрираност на ресурсите – интерфейс (жичен/безжичен, ниска консумация). Atmel AT91SAM Embedded (eARM) контролери - използват ARM926 процесори;
- **Wireless ЕМК** – поддържат протоколи за безжичен обмен /стандарт IEEE 802.15.4/ - ZigBee®;
- **8051- базирани решения.** Широк клас ЕМК – от базови, до такива с DSP разширения, включват ISP (In-System Programming) . Последна фамилия - AT89LP.



**ATtiny43U** - Ultra Low Voltage ЕМК за мобилни приложения.



## EMK – 68HC11E1: Ресурси, особености

8-битов EMK (MCU). Съдържа Централен Процесор - ЦП (CPU) и високопроизводителни периферни схеми:

Серия E включва следните устройства:

- Централен Процесор - ЦП (CPU,  $\mu$ P, ядро);
  - Енергозависима памет RAM (поддържа се в режим Standby);
  - Енергонезависима памет ROM (само за четене) ;
  - Програмируема памет тип EPROM ( $\mu$ VPRM/OTPROM);
  - Електрически програмируема памет тип EEPROM ( $E^2$ PROM);
  - COP (Computer Operating Properly) watchdog система;
  - Таймер система (3xIC, 4xOC, 1 доп. IC/OC);
  - АЦП (аналогов интерфейс).
- Захранващо номинално напрежение 5V (за LV модели 5.5V до 3V);
  - HCMOS (High-density Complementary Metal-Oxide Semiconductor) процес на производство;
  - Честота на работа - до 4 MHz, ниска консумирана мощност.

## EMK – 68HC11E1: Ресурси, особености

### Ресурси памет (E1):

- Поддържани енергонезависими данни в RAM в режим Standby: (0, 256, 512, 768 байта)
- общо налични ROM/EPROM (0,12,20 KB);
- EEPROM с обем 0, 512, 2048 байта с блокова защита.

### Интерфейси:

#### Серийни интерфейси:

- ❖ Асинхронен UART /1 старт бит, 8/9 – за данни, 1 – стоп бит/ сериен комуникационен интерфейс – SCI (упр.скор.предаване). Допълнителни скорости на предаване - при MC68HC(7)11E20;
- ❖ Синхронен сериен периферен интерфейс (SPI) – за връзка с LCD дисплеи, за комуникация с други МП;

#### Паралелен интерфейс;

- Аналогов интерфейс: 8-канален (след мултиплексиране) с 8-битов аналого-цифров преобразувател АЦП (ADC).

## EMK – 68HC11E1: Ресурси, особености

- Енергоспестяващи режими: stop, wait, standby;
- 8-битов пулс-акумулатор за правоъгълни импулси;
- Верига за прекъсване в реално време (RTI подсистема);
- Вградена схема за аритметични умножение и деление.

Общо **38** **входове/изхода** с общо предназначение (портови изводи):

- 16 двупосочни входове/изхода;
- 11 входа;
- 11 изхода.

➤ Корпуси:

52-pin Plastic-Leaded Chip Carrier (PLCC), Ceramic Leaded Chip Carrier (CLCC), Plastic Thin Quad Flat Pack (TQFP);


64-pin Quad Flat Pack (QFP);

56-pin Plastic Shrink DIP (SDIP);


48-pin plastic DIP (само при MC68HC811E2).

## EMK – 68HC11E1

Общ изглед на чипа и разположение на изводите (52-pin PLCC корпус)



## EMK – 68HC11E1 – блокова схема



DEVICE	RAM	ROM	EPROM	EEPROM
MC68HC11E0	512	—	—	—
MC68HC11E1	512	—	—	512
MC68HC11E9	512	12 K	—	512
MC68HC711E9	512	—	12 K	512
MC68HC11E20	768	20 K	—	512
MC68HC711E20	768	—	20 K	512
MC68HC811E2	256	—	—	2048

\* VPE applies only to devices with EPROM/OT PROM.

## EMK – 68HC11E1

### Режими на работа:

Определя се от входовете за избор на режим (mode select inputs **MODB**, **MODA**) по време на изпълнение на RESET.

**Основни (нормални) режими:** EMK (Single-chip), МП (Expanded multiplexed).

- **EMK (Single-chip)** режим – при него е **налична само on-chip паметта**, Портове В и С, както и шини STRA и STRB – изводи с общо предназначение;
- **МП (Expanded multiplexed)** режим – позволява достъп до външна памет. Разширение – чрез портове В,С, упр.сигнали AS, R/W.

Всеки от двата основни режима може да се комбинира с един от специалните режими:

- **BOOT (Bootstrap)** – вариант на EMK, при което се изпълнява мониторната програма (bootloader), разположена във вътрешния ROM.
- **TEST (Special Test)** – специален режим, позволяващ привилегирован достъп до вътрешните ресурси (CONFIG регистър, настройка).

# EMK – 68HC11E1

## Режими на работа:

Нивата на изводи MODB и MODA определят състоянието на контролните битове SMOD и MDA в регистъра HPRIO.

След освобождаване на Reset, пиновете за определяне на режима не влияят върху режима на работа на EMK. MODA – LIR пин след Reset.

- в EMK режим, пин MODA е свързан към маса;
- в МП режим, пин MODA е свързан към  $V_{DD}$  през резистор 4.7K.

Input Levels at Reset		Mode	Control Bits in HPRIO (Latched at Reset)		
MODB	MODA		RBOOT	SMOD	MDA
1	0	Single chip	0	0	0
1	1	Expanded	0	0	1
0	0	Bootstrap	1	1	0
0	1	Special test	0	1	1

## EMK – 68HC11E1

### Енергоспестяващи режими:

**WAIT** – установяване/вход – програмно с команда. В този режим се съхранява съдържанието на регистрите и паметта. Има понижена консумация (3-5 пъти). Изход от режима – чрез прекъсване или *Reset*. При изход с прекъсване – продължава изпълнението на ОП;

**STOP** – установяване/вход – програмно с команда, съхранява се съдържанието на регистрите и паметта, консумация 100nA, изход от него – с прекъсване или *Reset*. При изход с прекъсване – продължава се изпълнението на ОП;

**STANDBY** – установяване/вход – при изключване на захранването (извод  $V_{STBY}$  - захранва само RAM). Изход от този режим – чрез включване отново на захранването.



## EMK – 68HC11E1 - Power-on Reset (POR)

**Resets** – Осъществяват се в следните случаи:

- **Power-on reset (POR)** – при включване на захранването;
- **External reset ( $\overline{\text{RESET}}$ )**;
- **Computer operating properly (COP) reset** - от системата Watchdog;
- **Clock monitor reset** – от системата за мониторинг на clock.

**Действие:**

Спира изпълнението на текущата инструкция;

Препраща програмния брояч (PC, Program Counter) на предварително зададен стартов адрес (Reset вектор) - при Motorola: FFFx; при Intel: 000x;


**Reset вектор** – съдържа адреса на първата команда, която ще изпълни микропроцесора (също и при прекъсване);

Вътрешните регистри и контролни битове се инициализират така, че да се продължи изпълнението на инструкциите;

**POR/External Reset** – ползват един и същ вектор; **COP/Clock Monitor Reset** – собствени вектори.

*Разлика между POR и External Reset* – извод RESET се нулира при установяване на Reset условие за 4 E-цикъла (ТГ). След още 2 цикъла се чете и ако все още е “0” – настъпил е External Reset. При “1” – от COP системата или от Clock monitor.

# EMK – 68HC11E1 - Power-On Reset (POR)



## EMK – 68HC11E1

### Ефекти от Reset:

- ❖ Инициализация на вътрешните регистри и контролни битове. В зависимост от причините – вземане на Reset вектора от различни адреси.

Cause of Reset	Normal Mode Vector	Special Test or Bootstrap
POR or $\overline{\text{RESET}}$ pin	\$FFFE, FFFF	\$BFFE, \$BFFF
Clock monitor failure	\$FFFC, FFFD	\$BFFC, \$BFFD
COP Watchdog Timeout	\$FFFA, FFFB	\$BFFA, \$BFFB

- ЦП – всички регистри и SP (Stack Pointer, указател на стека) са недефинирани **непосредствено след Reset**; X, I масковите битове за прекъсване в CCR (контролен регистър) са маскирани към всякакви заявки за прекъсване. Бит S в CCR се установява в т.нар. “inhibit stop mode”.
- регистър INIT се инициализира в \$01, указвайки **RAM в \$0000** и **контролните регистри в \$1000**;
- **таймер-система** – инициализира се за **броене от \$0000**. Prescaler битовете се нулират. Всички ОС регистри в \$FFFF. Всички IC регистри са неустановени. OC1M (маската) се нулира, така че следващи сравнения нямат ефект върху I/O pins. Другите 4 ОС нямат ефект при сравнение. Всички IC са изключени. Флагът за препълване на таймера и 8-те флага за прекъсване се нулират.

## EMK – 68HC11E1

### Ефекти от Reset:

- **SCI не зависи от режима при Reset.** SCI baud rate (скорост на предаване) - контролен регистър (BAUD) се инициализира в \$04. Всички приемни/предавателни прекъсвания са маскирани и съответно предавания/приемания са забранени (портовите изводи са със статут общо предназначение). Формат на предаване – инициализиран на 8 бита. Wakeup функции – блокирани. TDRE и TC статус битове в регистъра (SCSR) са “1” (няма данни в регистрите за предаване). RDRF, IDLE, OR, NF, FE, PF, RAF статус битове за приемане в регистъра (SCCR2) са нулирани;
- **SPI системата е изключена.** Изводите към порта са със статут I/O линии с общо предназначение;
- **АЦП система - изключена.** Битът ADPU е нулиран. Флагът за конвертиране е неопределен;
- **EEPROM** - конфигурирана за нормално четене. PSEL[3:0] инициализиран с %0110, при което IRQ извод има най-висок приоритет на прекъсване и се управлява по ниво (жично-ИЛИ системи). RBOOT, SMOD и MDA битове в регистъра HPRIО отразяват статута на входове MODB, MODA (избор режим).
- **Clock monitor системата - изключена**, тъй като CME е нулиран.

## ЕМК – 68HC11E1 - Ресурси, особености

### COP (Computer Operating Properly) watchdog система:

*ЕМК включва COP система за защита от софтуерни грешки.*

- При включена COP – софтуерът следи за препълване на таймера;  
При неизпълнение на софтуера в съответната последователност, се инициира Reset (COP Reset).

**Тактова верига на COP системата - част от общата таймерна верига.** COP watchdog тактовият вход се взема от веригата на основния брояч. COP сработва автоматично, освен ако не е му е зададено определено време посредством програмата за Reset. При сработване се генерира Reset , което с ниско ниво се рестартира ЕМК и външната система.

Състоянието на **NOCOP бита** в регистъра CONFIG определя дали COP е включена или не (NOCOP="0" – включена, NOCOP="1" – изключена).

Битове CR[1:0] в **OPTION** регистъра определят таймаут-периода на таймера. След делене на системния тактов сигнал E на  $2^{15}$  съответният делител се задава от CR[1:0];

Регистър COPRST - за нулиране на COP watchdog reset системата.

## EMK – 68HC11E1 - Ресурси, особености

Дефиниране на COP таймер (timeout) периода

CR[1:0]	Divide $E/2^{15}$ By	XTAL = 4.0 MHz Timeout – 0 ms, + 32.8 ms	XTAL = 8.0 MHz Timeout – 0 ms, + 16.4 ms	XTAL = 12.0 MHz Timeout – 0 ms, + 10.9 ms	XTAL = 16.0 MHz Timeout – 0 ms, + 8.2 ms
0 0	1	32.768 ms	16.384 ms	10.923 ms	8.19 ms
0 1	4	131.072 ms	65.536 ms	43.691 ms	32.8 ms
1 0	16	524.28 ms	262.14 ms	174.76 ms	131 ms
1 1	64	2.098 s	1.049 s	699.05 ms	524 ms
	E =	1.0 MHz	2.0 MHz	3.0 MHz	4.0 MHz



$$E = XTAL / 4$$

Timeout периоди – обхват: от 8 ms до 2 sec

## EMK – 68HC11E1 - Шини (общи)

**XTAL, EXTAL** – Осигуряват интерфейс с външен тактов генератор (ТГ): кварцов (XTAL) или CMOS-съвместим (EXTAL) за тактуване на вътрешните схеми. Честотата на външния генератор е 4 пъти по-висока от вътрешната за EMK (E-clock).

При използване на EXTAL, извод XTAL следва да се остави свободен.




## ЕМК – 68HC11E1 - Шини (общи)

**E-Clock (E)** – изход от вътрешния ТГ. Честотата в изход E е  $\frac{1}{4}$  от тази на шини XTAL/EXTAL.

→ при **E=low** се извършва **обработка във вътрешните структури на ЕМК;**

→ при **E=high** – **постъпване на данни.**



В режим STOP E-clock се спира. За намаляване на радиоемисиите, изход E може да се забрани (в повечето модели) при работа в нормален режим (само при MC68HC811E2 изходът E е винаги разрешен).

**IRQ (Заявка за прекъсване, Interrupt Request)** – вход за асинхронна заявка за прекъсване към ЕМК. Може да се укаже активиране по заден фронт или по ниво - регистър **OPTION** (по подразбиране - по ниво след Reset).

При използване на  $\overline{\text{IRQ}}$  по ниво в конфигурация “жично-ИЛИ”, се свързва през резистор 4.7K към захранващия източник.



## EMK – 68HC11E1 - Шини (общи)

**$\overline{XIRQ}/V_{PP}$  (Немаскирано прекъсване, Non-Maskable Interrupt):** вход за немаскирано прекъсване след Reset инициализация. При Reset, бита X в контролния регистър CCR се установява в 1 и всяко прекъсване се маскира, докато софтуерно не се разреши.

Тъй като  $\overline{XIRQ}$  (както и  $\overline{IRQ}$ ) се управлява по ниво - може да се свърже към изходи от няколко източника в схема “жично-ИЛИ” през резистор към  $V_{DD}$ .

*Източниците с отворен дрейн следва да поддържат ниско ниво в изходите си достатъчно дълго време, за да се приеме заявката за прекъсване.*

$V_{PP}$  – вход за подаване на 12V напрежение при програмиране на вътрешната EPROM/OTPROM памет (токът да не е по-голям от 10mA!). Ако няма такава памет, този пин е само  $\overline{XIRQ}$  вход.

## EMK – 68HC11E1 - Шини (общи)

### MODA, MODB (MODA/ $\overline{\text{LIR}}$ , MODB/ $V_{\text{STBY}}$ )

При Reset, MODA и MODB определят един от 4-те режима на работа:

- Single-chip (EMK);
- Expanded (МП);
- TEST;
- BOOT (Bootstrap)

$\overline{\text{LIR}}$  - след избор на режима, изводът на регистъра за зареждане на инструкцията (**LIR, load instruction register**) осигурява изход ОД като индикация, че изпълнението на инструкцията е започнало. При изпълнение на първия цикъл на E-clock,  $\text{LIR} \rightarrow \text{low}$  (при настройка на програми, debugging).

$V_{\text{STBY}}$  – използва се за свързване на **захранване за RAM в Standby режим**. При напрежение на този извод по-високо с  $V_T$  (0.7V) над  $V_{DD}$ , RAM и част от Reset логиката се захранват от там, вместо през вход  $V_{DD}$ . Това позволява съдържанието на RAM да се запази без външно захранване към EMK.

*Reset следва да бъде задържан в ниско ниво преди  $V_{DD}$  да се разкачи и подаде отново с необходимата стойност.*

## ЕМК – 68HC11E1 - Шини (общи)

**STRA/AS** - Strobe A (STRA), Address Strobe (AS) – извършват една от следните функции, в зависимост от режима на работа:

- В ЕМК (Single-chip) режим, STRA извършва функцията “input handshake” (input strobe);
- В МП (Expanded) режим, AS осигурява строб за адреса (Address Strobe).

**STRB/ R/W** - Strobe B (STRB) и Read/Write (R/W) - извършват или строб по отношение на изхода (output strobe) или индицират посоката на предаване на данни в ШД в зависимост от режима.

- В ЕМК режим, STRB действа като програмируем строб “output handshake” при комуникация с други паралелни устройства;
- В МП режим, R/W се ползва за индициране посоката на предаване на данни в магистралата за данни (ШД):
  - при “1” – цикъл четене;
  - при “0” – цикъл запис.

## ЕМК – 68НС11Е1 - Шини (портове) – I/O

Имат различни функции в различните режими.

**Портове А, D и Е** - функциите им са **независими** от режима!

**Порт В** – осигурява 8 изходни сигнала с общо предназначение в режим ЕМК. При работа в режим МП на порт В са 8-те старши адресни линии.

**Порт С** – осигурява 8 входно-изходни сигнала с общо предназначение в режим ЕМК. При работа в режим МП на порт С са мултиплексирани шините за младши адреси/данни.

### **Порт А**

Може да бъде конфигуриран за 3-те “Input Capture” (IC) или за 4-те “Output Compare” (OC) таймерни функции. Допълнителният бит – като 4-ти IC или като 5-ти OC.

Ако не се ползват таймерните функции, порт А може да се ползва като I/O с общо предназначение. PA7 и PA3 - за тях посоката се определя от контролни битове DDRA7, DDRA3 в рамките на регистъра PACTL. Останалите пинове от порт А за фиксирани само като I или O.

PA7 освен като I/O или за таймерна функция OC1 е и вход за пулс-акумулатора.

## ЕМК – 68НС11Е1 - Шини (портове) – I/O

РА6–РА4 изходи с общо предназначение, таймерни IC или ОС 2–4. Могат също да се контролират от ОС1.

РА3 изход с общо предназначение или като IC/ОС пинове. За таймерни функции - ОС1 и IC4/ОС5 (софтуерно определими). РА3 позволява конфигуриране за ОС1 прехода да синхронизира IC4.

РА2–РА0 входове с общо предназначение или като IC1–IC3.

Порт А може да бъде четен по всяко време.

### Порт В

▪ **В режим ЕМК всички пинове от порт В са изходи с общо предназначение.** Може да се ползва в режим на стробиране на данни в тези изходи, при което се появява изходен строб-импулс на STRB всеки път, когато се записват данни в порт В.

▪ **В режим МП на порт В са старшите адресни линии.**

Адресните битове 15–8 по време на цикъла на МП са изходи на пинове РВ7–РВ0. Регистър PORTB се третира като външен адрес в режим МП.

## EMK – 68HC11E1 - Шини (портове) – I/O

### Порт С

- **В EMK режим всички пинове от порта са с общо предназначение.** Входните сигнали в порт С могат да се съхранят в регистъра PORTCL по преход на сигнала STRA. Порт С може да се ползва в комуникационните handshake паралелни режими, при което STRA входовете и STRB изходите действат като контролни handshake линии.
- **В МП режим порт С изходите се конфигурират като мултиплексирани линии за адреси/данни.** При предаване на адрес: битове 7-0 от адреса – на изводи PC7–PC0, при предаване на данни (E-high) PC7–PC0 са двупосочни линии за данни DATA7–DATA0 (посоката се определя от нивото на  $\overline{R/W}$  сигнала).

Контролният бит CWOM от регистър PIOC забранява изходния P-канален транзистор на този порт (за всички изводи от порта). N-каналният не се засяга от CWOM, при което портът е с изходи с Од за “жично-ИЛИ”.

## EMK – 68HC11E1 - Шини (портове) – I/O

В режим “жично-ИЛИ” (в режим EMK):

- При сигнал “1”, съответният пин се определя в ниско ниво от N-каналния драйверен транзистор;
- При сигнал “0”, съответният пин се определя в H.I. (запушени едновременно N- и P- крайни драйверни транзистори).  
Към тези линии се свързва резистор към  $V_{DD}$  (устройства с ОД).

**Порт D** - Изводи PD5–PD0 като I/O с общо предназначение.

Алтернативно – като сериен комуникационен (SCI) и сериен периферен (SPI) интерфейси.

**Порт E** – с общо предназначение или като входове за АЦП.

$V_{RL}$ ,  $V_{RH}$  - входове за осигуряване на опорно напрежение на АЦП:

$V_{RL}$  – ниско опорно ниво (обикновено 0V);  $V_{RH}$  – високо опорно ниво.

Необходимо е:  $V_{RH} > V_{RL} + 3V$ ;  $V_{SS} < V_{RL}$ ;  $V_{RH} < V_{DD}$ .

## EMK – 68HC11E1

### Функции на I/O (портове) в различните режими

Port/Bit	Single-Chip and Bootstrap Modes	Expanded and Test Modes
PA0		PA0/IC3
PA1		PA1/IC2
PA2		PA2/IC1
PA3		PA3/OC5/IC4/OC1
PA4		PA4/OC4/OC1
PA5		PA5/OC3/OC1
PA6		PA6/OC2/OC1
PA7		PA7/PAI/OC1
PB0	PB0	ADDR8
PB1	PB1	ADDR9
PB2	PB2	ADDR10
PB3	PB3	ADDR11
PB4	PB4	ADDR12
PB5	PB5	ADDR13
PB6	PB6	ADDR14
PB7	PB7	ADDR15
PC0	PC0	ADDR0/DATA0
PC1	PC1	ADDR1/DATA1
PC2	PC2	ADDR2/DATA2
PC3	PC3	ADDR3/DATA3
PC4	PC4	ADDR4/DATA4
PC5	PC5	ADDR5/DATA5
PC6	PC6	ADDR6/DATA6
PC7	PC7	ADDR7/DATA7
PD0		PD0/RxD
PD1		PD1/TxD
PD2		PD2/MISO
PD3		PD3/MOSI
PD4		PD4/SCK
PD5		PD5/SS
—	STRA	AS
—	STRB	R/W
PE0		PE0/AN0
PE1		PE1/AN1
PE2		PE3/AN2
PE3		PE3/AN3
PE4		PE4/AN4
PE5		PE5/AN5
PE6		PE6/AN6
PE7		PE7/AN7




## ЕМК – 68НС11Е1 – МП режим

В режим МП, ЕМК може да ползва цялото 64КВ адресно пространство:

- Същите адреси за вътрешната памет, както в режим ЕМК;
- Адреси за външни периферни устройства (вкл. доп.схеми памет).

Шината за разширение – от портове В и С, управляващите сигнали AS (address strobe) и  $\overline{R/W}$  – за мултиплексиране:

- младши разряди на адреса /AS =1/;
  - 8-битови данни /AS =0/.
- $\overline{R/W}$  – определя посоката на предаване на данните при AS=0.



## Допълнителни ресурси:

[http://www.microchip.com/stellent/idcplg?IdcService=SS\\_GET\\_PAGE&nodeId=74&link=Today'sFeatures](http://www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=74&link=Today'sFeatures)

<http://www.atmel.com/products/avr/>

<http://www.intel.com/design/>

<http://www.cpu-world.com/CPU%2F8051/index.html>

<http://www.arm.com/products/processors/index.php>

M. Rafiquzzaman, Microcontroller Theory and Applications with the PIC18F, 1<sup>st</sup> edition, John Wiley & Sons, 2011, 478 p.