


МИКРОПРОЦЕССОРНА ТЕХНИКА

ЛЕКЦИЯ #12

Система броячи в HC11 (Timer)

- ❑ Отделна система в ЕМК 68HC11 (**към Порт А**)
- ❑ Включва 5 отделни вериги за делене на честотата
- ❖ Предварителен делител на честотата от кварцовия осцилатор на 4;
- **Основна таймерна верига – 16-битов брояч с програмируем коефициент на броене**, задаван чрез т.нар. Prescaler битове **PR[1:0]** – делене на 1,4,8,16;
- към SPI подсистемата за сериен синхронен интерфейс: **SPR[1:0]**;
- към SCI подсистемата на сериен асинхронен интерфейс: **SCP[1:0], SCR[2:0]**;
- към Пулс-акумулатор (РА) подсистемата;
- за подсистемите за Прекъсване в реално време (RTI) - **RTR[1:0]** и COP Watchdog подсистемата - **CR[1:0]**.

Таймерна система – вътрешна структура



* SCP2 present on MC68HC(7)11E20 only

Система броячи в HC11 (Timer)

- **Всички операции в таймерната система – съотнесени спрямо честотата на основния таймерен брояч (TCNT).**
- **Начало на броене - от \$0000**
(старт след излизане от Reset);
- **Край на броене \$FFFF.** Флагът за препълване O (Overflow) в контролния регистър CCR се вдига в “1”. След това – отново броене от \$0000.
- В нормалните режими на работа на ЕМК – **НЕ Е ВЪЗМОЖНО СПИРАНЕ**, нулиране или промяна състоянието на брояча.

Система броячи в HC11 (Timer)

Времеви съотношения / честоти в зависимост от Prescaler битовете **PR[1:0]** и XTAL честотата на генератора

Control Bits PR1, PR0	XTAL Frequencies			
	4.0 MHz	8.0 MHz	12.0 MHz	Other Rates
	1.0 MHz	2.0 MHz	3.0 MHz	(E)
	1000 ns	500 ns	333 ns	(1/E)
	Main Timer Count Rates			
0 0 1 count — overflow —	1000 ns 65.536 ms	500 ns 32.768 ms	333 ns 21.845 ms	(E/1) (E/2 ¹⁶)
0 1 1 count — overflow —	4.0 μs 262.14 ms	2.0 μs 131.07 ms	1.333 μs 87.381 ms	(E/4) (E/2 ¹⁸)
1 0 1 count — overflow —	8.0 μs 524.29 ms	4.0 μs 262.14 ms	2.667 μs 174.76 ms	(E/8) (E/2 ¹⁹)
1 1 1 count — overflow —	16.0 μs 1.049 s	8.0 μs 524.29 ms	5.333 μs 349.52 ms	(E/16) (E/2 ²⁰)

Таймерна система – компоненти

- ❖ **Пулс акумулатор (ПА)**, структура: 8-битов брояч (след делене $E/2^6$) и логическа схема за избор по фронт. Режими на работа:
 - (1) **“обикновен” броячен режим** (увеличаване на съдържанието) при *постъпване на фронт* на входа;
 - (2) **разрешителен акумулиращ режим** - броене само при активиран с *определено ниво външен извод PAI*;
- ❖ **RTI (Real Time Interrupt)**: програмируема верига (след делене $E/2^{13}$) за периодично прекъсване – “следене” изпълнението на потребителски програми (избор на 1 от 4 скорости/времена за прекъсване).

Таймерна система – компоненти

❖ COP Watchdog подсистема:

- Ползва входен сигнал от E-clock, разделен 15 пъти ($E/2^{15}$);
- COP изработва изходен сигнал за генериране на ниско ниво към RESET извода за рестартиране на ЕМК и външните устройства *автоматично след изтичане на зададения таймаут период*;
- Таймаут периодът на COP WD подсистемата може да се настройва с помощта на съответните Prescaler битове CR[1:0].


Таймерна система – компоненти

- Включва логика за дефиниране на съответните I/O изводи **РА0÷РА7 от Порт А** като такива за таймерни функции (IC/OC) или за работа с общо предназначение.
- Изводи (**РА3**),**РА2**,**РА1**,**РА0** – IC входове или с общо предназначение. Логика за прихващане (детекция/ Input Capture) на входния сигнал по фронт и контролна логика (избор по преден/заден фронт);
Нивата им могат да се четат по всяко време от регистъра PORTA[3:0] безусловно.
- Изводи **РА7**,**РА6**,**РА5**,**РА4**,(**РА3**) – OC изходи (Output Compare) или с общо предназначение;
При използване им като OC изводи – не може в PORTA[6:3] да се записва в тях;
Функциите на OC[5:2] – свързани с по един от изводите от Порт А, само OC1 – допълнителна функция за контрол посредством комбинация от стойности на изводи РА[7:3];
- Извод **РА7**: с общо предназначение, като функция OC1 (5-ти OC изход) или като вход за пулс-акумулатора.

Таймерна система – реализация на функциите IC и OC

IC функция – записва (регистрира) момента на настъпване на външни събития от (PA3), PA2, PA1, PA0 – **по фронт** (преден или заден). Запомня се стойността на таймерния брояч в момента на събитието. За софтуерно отчитане интервали от време (времева продължителност или период).


Модел на IC вход в HC11



Таймерна система – реализация на функциите IC и OC

IC функция, особености:

- таймерен брояч – синхронизация по PH2 на E-clock;
- възприемане на входния сигнал на ICx – асинхронно през първата половина на PH2;
- запомняне стойността на брояча в D-тригерите – през втората половина от цикъла на PH2 (закъснение);
- игнориране на закъснението (следващото събитие настъпва отново през първата половина на PH2 и т.н.).



Таймерна система – реализация на функциите IC и OC

IC функция - регистри:

❖ Отношение към IC функциите (статус, контрол, прекъсвания):
PACTL (пулс-акумулатор контролен регистър), **TCTL2** (таймерен-контролен регистър2), **TMSK1** (таймерен масков регистър1), **TFLG1** (таймерен-флагов регистър1), **TICx** (таймерни регистри).

□ **TCTL2 – таймерен контролен регистър 2:**

За конфигуриране на IC функцията по вид на фронта за всеки извод по отделно (2 бита за всеки извод):

EDGxB/EDGxA – двойка контролни бита за всеки IC извод.

За IC4 – само при задаване на бит I4/O5="1" от регистъра PACTL.

00 - IC функция изключена; 01 - IC по преден фронт
 10 - IC по заден фронт; 11 - IC по всеки фронт

Address: \$1021

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	EDG4B	EDG4A	EDG1B	EDG1A	EDG2B	EDG2A	EDG3B	EDG3A
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – реализация на функциите IC и OC

IC функция - регистри:

□ **TICx** (TIC1, TIC2, TIC3) – **входни регистри** за съхранение 16-битовото показание на брояча в съответния момент: 2 броя (за младшия и старши байтове). Запис в тях (през първата половина на PH2 цикъла), увеличаване съдържанието на брояча (през втората половина на PH2 цикъла) – стабилност.

! НЕ ПРОМЕНЯТ СЪДЪРЖАНИЕТО СИ при Reset

✓ double-byte инструкции – удобство (напр. LDD);

N.B. При настъпване на ново IC събитие след четене на старшия байт – забявяне на трансфера с един цял такт.

Register name: Timer Input Capture 1 Register (High) Address: \$1010

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
Write:								
Reset:	Indeterminate after reset							

Register name: Timer Input Capture 1 Register (Low) Address: \$1011

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Write:								
Reset:	Indeterminate after reset							

Регистри - TIC1
(аналогично
за регистрите
TIC2, TIC3)

Таймерна система – реализация на функциите IC и OC

IC функция - регистри:

□ **T14/O5** – ползва се едновременно като IC или OC регистър към извод PA3. За определяне на функцията – бит I4/O5 от регистър PACTL (“1”- IC, “0”- OC).

Register name: Timer Input Capture 4/Output Compare 5 (High)

Address: \$101E

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
Write:								
Reset:	1	1	1	1	1	1	1	1

Register name: Timer Input Capture 4/Output Compare 5 (Low)

Address: \$101F


	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Write:								
Reset:	1	1	1	1	1	1	1	1

Таймерна система – реализация на функциите IC и OC

OC функция: програмира действие, което да се изпълни в дефиниран момент време (достигане определено състояние/стойност на таймерния брояч).

- отделни 16-битови регистри и 16-битови компаратори за всеки от до 5-те OC изхода;
- при съвпадение състоянието на брояча с това на регистъра – съответният статус флаг (OCxF) се установява в “1”.

Модел на OC изход в HC11



Таймерна система – реализация на функциите IC и OC

OC функция:

След съвпадение на зададения код – стартиране на OC функцията.

Приложение: *За задаване на времеви продължителности.*

- A) Програмиране/запис в съответните ТОСх регистри (1-ви код);
 - B) След съвпадение кода с показанието на брояча - формиране на импулс в съответния изход (установяване в “1” или “0”);
 - C) Зареждане/запис на 2-ри код в ТОСх регистрите – след ново съвпадение – генериране на нов фронт и прекратяване на формирания импулс.
- ❖ Включва 5 бр. 16-битови структури (x2 8-битови регистри) за четене/запис за всеки изход: **ТОС1, ТОС2, ТОС3, ТОС4, Т14/О5** (при **Reset** – установяват се със стойност **\$FFFF**). Функцията на Т14/О5 се дефинира софтуерно като IC4 или OC5.

Таймерна система – реализация на функциите IC и OC

При всеки E-clock цикъл стойността на TOSx регистрите се сравнява с показанието на таймерния брояч – при съвпадение се вдига съответният флаг във флаговия регистър за прекъсване TFLG1. При разрешено прекъсване от масковия регистър за прекъсване TMSK1 се генерира прекъсване.

Допълнителна функционалност – от един или повече изхода. За изводи **OC[5:2]** действието им се контролира от двойките битове **OMx /OLx** от регистъра **TCTL1**. Действие – при всяко успешно сравнение (без значение дали флага OCxF от регистъра TFLG1 е предварително нулиран или не).

Изход OC1 – различен от останалите OCx – при успешно сравнение в него може да засегне всеки един или всички изводи. Функцията се контролира от два 8-битови регистъра:

- масков регистър1 (**OC1M**) – определя кои портови изводи ще се ползват;
- регистър за данни1 (**OC1D**) – дефинира кои данни да се разположат на тези изводи.

Таймерна система – реализация на функциите IC и OC

OC функция - регистри:

☐ ТОСх (ТОС1, ТОС2, ТОС3, ТОС4):

- 16-битови (2x 8-битови) изходни регистри (за четене и запис);
- инициализирани в \$FFFF след Reset;

Функцията ОС – запис в тях на съответна стойност и при съвпадение със състоянието на таймерния брояч (регистър TCNT) – действие от съответния извод.

При неизползване като ОС регистри – за съхранение на данни.

При запис в старшия байт на ТОСх се забранява сравнението за един тактов цикъл (предотвратява неверен резултат от сравнението).

Register name: Timer Output Compare 1 Register (High) Address: \$1016

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
Write:	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
Reset:	1	1	1	1	1	1	1	1

Register name: Timer Output Compare 1 Register (Low) Address: \$1017

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Write:	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Reset:	1	1	1	1	1	1	1	1

Таймерна система – реализация на функциите IC и OC

OC функция - регистри:

❑ **CFORC** – Регистър за директно (ранно) предизвикване на “сравнение”. Предизвиква действие в съответния изход при запис в регистъра CFORC **както при успешно сравнение** между регистрите OCx и текущото показание на таймерния брояч , с тази разлика че флагът за съответния изход от регистъра TGLG1 не е установен в “1”. Битове FOC1 до FOC5 – съответстват на 5-те OC изхода.

✓ Изходите с “форсирано” действие се активират – един цикъл след записа в регистър CFORC.

Address: \$100B

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	FOC1	FOC2	FOC3	FOC4	FOC5			
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – реализация на функциите IC и OC

OC функция - регистри:

- ❑ **CFORC** – Регистър за директно предизвикване на сравнение (*продължение*)
- битове FOC[1:5] – за предизвикване на сравнение в съответните изводи. При програмиране в “1” – директно активиране, както при съвпадение.
 - 0 - не се засяга при форсиране;
 - 1 – предизвиква действие в изход х.
- битове [2:0] - не се използват (винаги се четат 0 от тях).

Таймерна система – реализация на функциите IC и OC

OC функция - регистри:

□ OC1M – OC1 масков регистър

Обвързва състоянието в изводите от Порт А PA[7:3] при успешно сравнение в OC1 чрез залагане на маски за всеки от тях.

○ битове OC1M[7:3] – маски по отношение на сравнението:

0 - OC1x забранен;

1 - OC1x разрешен и контролира съответния извод от Порт А.

○ битове [2:0] - не се използват (винаги се четат 0 от тях).

Address: \$100C

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	OC1M7	OC1M6	OC1M5	OC1M4	OC1M3			
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – реализация на функциите IC и OC

OC функция - регистри:

□ **OC1D – OC1 регистър за данни**

Позволява съхраняване на данните в съответните изводи от Порт А след успешно OC1 сравнение (при съответен масков бит OC1Mx зададен в “1”).

- при битове OC1Mx в “1” – данните от OC1Dx са изходните в съответните Порт А битове при успешно сравнение;
- битове [2:0] - не се използват (винаги се четат 0 от тях).

Address: \$100D

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	OC1D7	OC1D6	OC1D5	OC1D4	OC1D3			
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – регистри

□ TCNT – Таймерен броячен регистър

- 16-битов регистър в режим сумиране (от него **само се чете**);
- съдържа текущото показание на таймерния брояч;
- четене от брояча: първо MSB, LSB – през следващия E-clock цикъл (така при double-byte операции е налично действителното 16-битово съдържание на брояча).

Register name: Timer Counter Register (High) Address: \$100E

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
Write:								
Reset:	0	0	0	0	0	0	0	0

Register name: Timer Counter Register (Low) Address: \$100F

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – регистри

□ TCTL1 – Таймерен контролен регистър 1


Определя действието в изходите в резултат от успешно ОСх сравнение.

- битове OM[2:5] - режим (output mode) на изходите;
- битове OL[2:5] - ниво (output level) на изходите;

Контролни двойки битове за всеки извод – определят действието след успешно сравнение в изходите ОСх (ОС5 – самопри бит I4/O5 от PACTL =“0”).

OMx	OLx	Действие след успешно ОСх
0	0	Несвързан таймер към ПортА линиите
0	1	ОСх линията сменя състоянието си
1	0	ОСх линия в "0"
1	1	ОСх линия в "1"

Address: \$1020



Таймерна система – регистри

□ TMSK1 – Таймерен масков регистър за прекъсване 1

Разрешава/забранява прекъсванията по отношение функциите IC/OC

- OC1I÷OC4I - битове за разрешаване на прекъсване по отношение на OCx

При OCxI="1" (при установен в "1" съответен флаг OCxF) – предизвиква заявка за прекъсване;

- I4/O5I - бит за разрешаване на прекъсване по отношение на IC4/OC5

При бит I4/O5="1" от регистъра PACTL - I4/O5I е бит за разрешаване на прекъсване по отношение на IC4;

При бит I4/O5="0" от регистъра PACTL - I4/O5I е бит за разрешаване на прекъсване по отношение на OC5.

Таймерна система – регистри

□ TMSK1 – Таймерен масков регистър за прекъсване 1 (продължение)

- IC1I÷IC3I - битове за разрешаване на прекъсване по отношение на ICx

При ICxI="1" (при установен в "1" съответен флаг ICxF) – генериране на заявка за прекъсване.

Address: \$1022

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	OC1I	OC2I	OC3I	OC4I	I4/O5I	IC1I	IC2I	IC3I
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – регистри

□ TFLG1 – Таймерен флагов регистър за прекъсване 1

- Показва дали съответните събития в таймерната система са настъпили. Свързани позиционно с масковите битове от TMSK1
- Позволява таймера да работи в *регистриращ режим* или в *режим с прекъсване*.
 - OC1F÷OC4F - флагове по отношение на OCx
Установяват се в “1” при успешно сравнение в съответния OCx изход;
 - I4/O5F - флаг по отношение на IC4/OC5
Установява се в “1” при сравнение за IC4 или OC5 в зависимост от стойността на бит I4/O5 от PACTL;
 - IC1F÷IC3F - флагове по отношение на ICx
Установяват се в “1” при прихващане на фронт в съответния ICx вход.

Address: \$1023

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	OC1F	OC2F	OC3F	OC4F	I4/O5F	IC1F	IC2F	IC3F
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – регистри

□ TMSK2 – Таймерен масков регистър за прекъсване 2

Разрешава/забранява прекъсвания при препълване (overflow) и в реално време (RTI). Включва и prescaler контролни битове за таймера

- TOI-бит за разрешаване на прекъсване при препълване на таймера
 - 0 - TOF прекъсвания забранени;
 - 1 - заявка за прекъсвания (при TOF установен в "1");
- RTI - бит за разрешаване на RTI прекъсвания;
- **PAOVI** - бит за разрешаване на прекъсвания при препълване на ПА;
- **PAII** - бит за разрешаване на прекъсвания по преден фронт към ПА;
- битове [3:2] - не се използват (винаги се чете 0 от тях).

Address: \$1024

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	TOI	RTI	PAOVI	PAII			PR1	PR0
Write:								
Reset:	0	0	0	0	0	0	0	0

Таймерна система – регистри

□ TMSK2 – Таймерен масков регистър за прекъсване 2 (продължение)

- PR[1:0] - prescaler битове на таймера.

За определяне на делителя на честота на тактовата поредица към таймерната система.

В нормални ЕМК режими могат да се дефинират само веднъж в рамките на първите 64 E-clock цикъла след Reset.

PR[1:0]	Делител
0 0	1
0 1	4
1 0	8
1 1	16

Таймерна система – регистри

□ TFLG2 – Таймерен флагов регистър за прекъсване 2

Показва дали съответни събития в таймерната система са настъпили.
Свързани позиционно с масковите битове от TMSK2.

Позволява таймера да работи в *регистриращ режим* или в *режим с прекъсване*.

- TOF - флаг за прекъсване при препълване на таймера. Установява се в “1” при TCNT сменя съдържанието си от \$FFFF в \$0000;
- RTIF – флаг за RTI прекъсване (периодично);
- **PAOVF** - флаг за прекъсване при препълване на ПА;
- **PAIF** - флаг за прекъсване по преден фронт към ПА;
- битове [3:0] – не се използват (чете се винаги 0 от тях).

Address: \$1025

	Bit 7	6	5	4	3	2	1	Bit 0
Read:	TOF	RTIF	PAOVF	PAIF				
Write:								
Reset:	0	0	0	0	0	0	0	0