5. ПРОГРАМИРУЕМИ АНАЛОГОВИ МАТРИЦИ (FPAA). ПРИЛОЖЕНИЕ

Програмируемите аналогови матрици (Field Programmable Analog Array -FPAA) са програмируеми аналогови интегрални схеми базирани на SC технология, които могат да бъдат конфигурирани не само в процеса на проектиране на дадено устройство, но и по време на работа. Също както програмируемите цифрови матрици FPGA програмируемите аналогови матрици FPAA осигуряват възможности за икономично и сравнително бързо проектиране на сложни електронни схеми. Основните елементи във вътрешната област на FPAA са конфигурируемите аналогови блокове (Configurable Analog Block - CAB), които се състоят от операционни усилватели, набор от програмируеми елементи и трасировъчни блокове с трасировъчни канали, позволяващи връзки между различни FPAA вътрешни структури. Интензивното използване на FPAA за реализация на разнообразни аналогови и аналогово-цифрови функции започна след появата на първите масово произвеждани интегрални схеми от този вид снабдени с развойни системи. В сравнение със специализираните интегрални схеми (Application Specific Integrated Circuits - ASIC) програмируемите аналогови матрици FPAA имат, например по-тясна работна честотна лента и в някои случаи поголяма консумация, но се характеризират с две основни предимства – по-голяма степен на универсалност и функционалност. Първото предимство е свързано с това колко вида конфигурируеми аналогови модули (Configurable Analog Module - CAM) могат да се реализират, а второто - колко големи са възможностите на САМ. Всъщност FPAA могат да се разглеждат като междинен вариант при реализацията на традиционните електронни устройства с дискретни елементи или специализирани интегрални схеми. Развитието на FPAA и FPGA е взаимно свързано тъй като съвременните електронни системи интегрират аналогови и цифрови функции. Така например през последните години FPAA схеми включват някои конфигурируеми аналогово-цифрови и цифровоаналогови блокове, което позволява за прости логически функции да не се използват външни FPGA схеми. Интегрални схеми от този вид са динамично програмируемите сигнални процесори (Dynamically Programmable Analog Signal Processor – dpASP) на фирмата Anadigm. Стремежът да се обединят предимствата на двата вида програмируеми матрици довежда до създаването и на цели програмируеми системи върху чип (Programmable System-on-Chip – PSoC).

5.1. Архитектура на програмируеми аналогови матрици

Архитектурно FPAA наподобяват някои от каналните PSoC с блокова архитектура. В тяхната вътрешна област са разположени конфигурируемите аналогови блокове (Configurable Analog Block – CAB), между които преминават трасировъчни канали (interconnection lines), а в периферията са разположени аналогови входно-изходни блокове (analog input/output block – AIOB) с активни елементи. Пример за опростена архитектура на FPAA е показана на фиг. 5.1, прилагана от фирмата Anadigm в серията AN. В архитектурата могат да бъдат включени CAB с различна степен на сложност. Вътрешните конфигурируеми аналогови блокове се характеризират с два основни параметъра – зърненост и функционалност. Първият параметър е свързан в това колко малки са отделните модули, от които се сглобява схемата, а вторият – колко големи са възможностите на блока. САВ се изграждат по следните начини:

- чрез групи от превключваеми кондензатори и локални електронни ключове се управлява пътя на входния сигнал към операционен усилвател с програмируема ООВ. Това са САВ с ниска степен на сложност;

- комплексни САВ, съдържащи в себе си голям брой елементи за реализация на няколко САМ.



Фиг. 5.1. Опростена архитектура на FPAA.

Дребнозърнестата структура на САВ дава възможност за по-ефективно използване на вътрешната схема на FPAA. Същевременно функционалността на САВ е ниска, което изисква изграждането на сравнително сложна система от връзки с голям брой програмируеми точки, реализирани с програмируеми ключове (programmable switches – PS). При това с един САВ може да се реализира само една аналогов модул, например усилвател, интегратор или S/H. Въз основа на САВ с дребнозърнеста структура се получават FPAA от първо поколение.

Едрозърнестата структура на САВ е с висока функционалност, но ефективността на използването й е ниска. Едрозърнестите САВ са в основата на реализацията на FPAA от второ поколение. Пример за FPAA от първо поколение е AN10E40 на Anadigm, а представители на FPAA от второ поколение са AN120E04 и AN131E04 с техните усъвършенствани схемни варианти AN220E04 и AN231E04.

Мрежата от хоризонтални и вертикални трасировъчни канали осигурява връзките между конфигурируемите аналогови блокове и връзките на аналоговите блокове с входно-изходни блокове. Хоризонталните и вертикалните канали могат да бъдат свързани чрез програмируеми прехвърлящи ключове (programmable cross-over switches), както е показано на фиг. 5.2. Позициите на ключовете се управляват от реконфигурируеми връзки, реализирани чрез вътрешни статични RAM клетки (SRAM cells). В блока от SRAM клетки е записана в двоичен вид матрица на връзките. Всеки елемент от матрицата съхранява Булева стойност, която определя дали даден ключ, свързващ хоризонтална с вертикална линия е затворен или отворен. FPAA може да приема конфигурационна информация в двоичен цифров вид от микроконтролер чрез серийния си вход (SI) и да отдава информация чрез серийния си изход (SO).



Фиг. 5.2. Трасировъчни канали и прехвърлящи ключове в FPAA с дребнозърнести САВ.

Аналоговите входно-изходни блокове (AIOB) осигуряват интерфейса между схемата като цяло и между вътрешните конфигурируеми аналогови блокове. Чрез AIOB може да се обменя аналогова информация. AIOB конфигурирани като входове се характеризират с голямо входно съпротивление като входните токове са с много малки стойности, а AIOB конфигурирани като изходи имат малко изходно съпротивление и могат да се разглеждат като източници на напрежение. Освен това някои AIOB на FPAA имат вътрешен диференциален усилвател и/или усилвател с автоматична корекция на нулата. Всички вътрешни FPAA блокове също работят с напрежения (voltage-mode operation). При това генерираните САМ, като усилватели, суматори и диференциатори са схеми с напрежителен вход и напрежителен изход.

5.1.1. Програмируеми аналогови матрици с дребнозърнеста структура на САВ

Типичен представител на FPAA с дребнозърнеста структура на CAB е AN10E40 на фирмата Anadigm. На фиг. 5.3 е показана архитектурата на AN10E40. Основните елементи във вътрешната област на AN10E40 са конфигурируемите аналогови блокове. AN10E40 включва 20 CAB разположени в матрица от четири реда по пет блока (4×5). Около матрицата от CAB са разположение 13 програмируеми аналогови входно/изходни блокове. В долната част на вътрешната област е разположен програмируем генератор на опорно напрежение. За осъществяване на глобални връзки между CAB и входно/изходните блокове в програмируемото поле има 10 хоризонтални трасировъчни канала и 12 вертикални трасировъчни канала.



Фиг. 5.3. Архитектура на FPAA AN10Е40 с двадесет дребнозърнести САВ.

Входният пропускащ регистър с регистъра за конфигурационната информация работят съвместно, когато постъпват данни от управляващото устройство, например микроконтролер. Конфигурационната информация се записва във вътрешната статична RAM (SRAM). Посредством информацията, записана в паметта се задава функцията и параметрите на отделните САВ. Най-лесно програмирането и тестването на схеми с AN10E40 се изпълнява с предлаганата от производителя развойна система, която има комуникационен канал към персонален компютър. Такива развойни системи включват специализирана печатна платка с цокъл за интегралната схема и програмна система Anadigm Designer. Програмната система е с функционални възможности за изчертаване на електронни схеми с елементи и САМ примитиви от стандартна библиотека, симулация на получената схема и програмиране на реална FPAA ИС.

На фиг. 5.4 е показана структурата на САВ в AN10E40. Той съдържа един ОУ, 5 променливи кондензатора, избирани с помощта на 9 комутиращи матрици, както и локални и глобални входове и изходи. Конфигурационната информация в САВ се съхранява в статична SRAM.



Фиг. 5.4. Структура на САВ в FPAA AN10E40.

При изграждане на електронна схема с помощта на един САВ в AN10E40 може да се получи само един программируем аналогов модул САМ, който изпълнява определена функция. Конфигурируемите аналогови блокове се формират при затваряне на определени ключове във входната верига на ОУ и в ООВ. По този начин се получават набор от електронни схеми, съставени от един ОУ и няколко превключваеми кондензатори. По-конкретно САВ в AN10E40 реализират усилватели, суматори, S/H (T/H) схеми, активни филтри, еднополупериодни и двуполупериодни изправители, компаратори, тригери на Шмит, ограничители, интегратори, диференциатори и източници на опорно напрежение.

Връзките между конфигурируемите аналогови блокове и връзките с входноизходни блокове се осъществяват чрез локалните и глобалните входове и изходи. Изходният сигнал на САВ може да се свърже към входовете на 8 съседни блокове. Всеки САВ има един глобален вход и четири глобални изхода. Изходният сигнал на САВ може да се подаде или към двата съседни вертикални канала или към двата хоризонтални канала. Глобалният вход може да се управлява от двата съседни вертикални канала или от двата съседни хоризонтални канала. Връзки към програмируемия източник на опорно напрежение могат да се осъществят само чрез хоризонталните и вертикалните глобални трасировъчни канали.

Тактовият сигнал CLOCK (извод 70 на AN10E40) за осигуряване на работата на конфигурируемите аналогови блокове се получава от външен импулсен генератор. Максималната честотата на тактовия сигнал е 20*MHz*. Във вътрешната област на FPAA посредством делител и формирувател тактовият сигнал се разделя на 4 двойки незастъпващи се импулсни поредици, които се подават към всеки CAB. Максимално допустимата честота на тактовия сигнал за получените CAM е 1*MHz*. Тактовият сигнал CLOCK не е свързан с тактовия сигнал CFG_CLK (извод 4 на AN10E40), използван при серийното предаване на конфигурационната информация. Двата тактови сигнала могат да бъдат с различна честота.

Всички аналогови сигнали в матрицата от САВ се отнасят спрямо половината от захранващото напрежение (Voltage Mid-Rail – VMR), обикновено със стойност +2,5V при захранващо напрежение +5V. Напрежението VMR се генерира от вътрешен източник на опорно напрежение.

В периферията на вътрешната област на FPAA са разположени 13 аналогови входно-изходни блокове (фиг. 5.5). Изводи I и O са обозначени като аналогов вход и изход. Външните изводи X и Y са съответно небуфериран и буфериран вход, а извод Z е буфериран аналогов изход.



Фиг. 5.5. Аналогов входно/изходен блок на FPAA AN10E40.

Тъй като матрицата от САВ е базирана на схеми с превключваеми кондензатори изходният сигнал от FPAA може да има нежелани отскоци и стъпала. За изглаждане на изходния сигнал обикновено в изхода на FPAA се включва нискочестотен активен RC филтър на Селен-Кий от първи или от втори ред (вж. т. 6.5.2).

Лесен начин за реализация на изглаждащи нискочестотни филтри е чрез използване на вградения буфер и свободните изводи Х, Y и Z на всеки от входно/изходните блокове. На фиг. 5.6а и фиг. 5.6б са показани съответни нискочестотен филтър от първи и втори ред, реализирани със схемата на Селен-Кий. Понеже буферите са с коефициент на предаване по напрежение единица коефициентът α се избира равен на единица (вж. формула (6.28а)). Тогава предавателната функция за филтърните звена се опростява и добива вида, даден с формула (6.28б). При изграждане на схемата резисторите и кондензаторите са външни елементи и определят основните параметри. Обикновено при изграждане на схемите се използват керамични кондензатори. За оразмеряване на филтрите могат да се използват формулите, свързани с предавателната функция (6.28б). Коефициентите a_i и b_i на звената на различните типове филтри до 10 ред са дадени с техните стойности в таблици 6.2, 6.5 или 6.7.



Фиг. 5.6. Базиран на вътрешния буфер от входно/изходните блокове на AN10E40 активен нискочестотен филтър: а) – схема от първи ред; б) – схема от втори ред.

5.1.2. Програмируеми аналогови матрици с едрозърнеста структура на САВ

Сред различните устройства и технологии на пазара [5.3-5.5, 5.7], фирмата Anadigm предлага интересен вариант с динамично програмируеми аналогови сигнални процесори (dynamically programmed Analog Signal Processors – dsASP), базирани на FPAA с едрозърнеста структура на CAB. Типичен представител на dsASP с едрозърнести CAB е AN231E04. Във вътрешната структура на AN231E04 са разположени 4 CAB, между които преминават трасировъчните канали, а в периферията са разположени програмируеми входно-изходни блокове и пропускащ регистър на конфигурационната информация. На фиг. 5.7 е показана архитектурата на AN231E04. Различните схемни конфигурации се получават чрез манипулиране на електронни ключове между набор от елементи в рамките на четирите конфигурируеми аналогови блокове.

Програмирането и тестването на схеми с няколко вида dpASP и FPAA, включително и AN231E04 се изпълнява с предлаганата от производителя развойна система AN231K04-DVLP3 (Anadigm 3.3volt development kit), която има комуникационен канал към персонален компютър. Програмната система включва специализирана печатна платка с цокъл за интегралната схема, кабел за сериен интерфейс (RS232 или USB) и програмна система AnadigmDesigner2. Програмната система е с функционални възможности за изчертаване на електронни схеми с елементи и САМ примитиви от стандартна библиотека, симулация на получената схема и програмиране на реална FPAA или dpASP ИС. Програмната система AnadigmDesigner2 е с функционални възможности на типична EDA система. AnadigmDesigner2 има възможности за изчертаване, съхраняване на графичното описание, симулация, визуализация на резултатите и генериране на конфигурационна информация за FPAA схема. Освен към библиотеката могат да се добавят аналогови модули, допълнително разработвани от производителя.



Фиг. 5.7. Архитектура на FPAA AN231E04 с четири едрозърнести САВ.

Всеки САВ в AN231E04 съдържа два операционни усилвателя със симетричен вход и изход, 8 матрици от променливи кондензатора, избирани с помощта на две комутиращи матрици, компаратор на напрежение и един регистър за последователно приближение (SAR). На фиг. 5.8 е показана вътрешната структура на един от конфигурируемите аналогови блокове. Освен основните елементи използвани за реализация на аналогови модули, САВ съдържа управляваща логика със SRAM памет и формировател на тактови сигнали. САВ има директна връзка с табличния преобразувател (Look-Up Table – LUT) и регистъра за последователни приближения (SAR), използвани за реализация нелинейни източници на напрежение, управляван с напрежение и 8-разреден АЦП.



Фиг. 5.8. Структура на САВ в FPAA AN231E04.

В програмната среда Anadigm Designer2 използвана за изграждане и тестване на електронни схеми с AN231E04 при активиране на репера за първи извод се отваря прозорец, в който схематично за показани елементите на всеки САВ (фиг. 5.9). Елементите, които не се използват в САМ са задимени, докато останалите са с характерен цвят. На фиг. 5.10 е показана примерна аналоговоцифрова схема, базирана на FPAA с прозореца на ресурсите. Всички елементи са представени с нива на сивия цвят, като използваните елементи от САВ1 и САВ2 са оградени с прекъсвана линия. Използваните операционни усилватели би следвало да се виждат в светло зелен цвят, SAR и компараторът в жълт цвят, а кондензаторите в светло син цвят. Допълнително в горната част на прозореца на ресурсите е дадена стойността на консумираната електрическа мощност в mW, използваемостта на табличния преобразувател (свободен или използваем) и използваемостта на двоично-десеичния брояч. Така например при реализация на генератори, произвеждащи периодични сигнали с произволна форма, се използват както табличният преобразувател така и двоичнодесеичният брояч.

AN231E04 има 7 диференциални входно/изходни блока, всеки от които може да бъде използван като вход или изход. 4 от 7-те входно/изходни блока имат интегриран диференциален усилвател. Входните и изходните изводи на усилвателя са свободни и както в схемата на AN10E40 с помощта на външни

резистори и кондензатори може да се реализира усилвател или НЧФ. Така полученият усилен и филтриран сигнал не може директно да се подаде към вътрешността на FPAA. За да се подаде към схемата, реализирана в FPAA, трябва сигналът да бъде доведен до друг входно/изходен блок, който да се конфигурира като вход. 3 от 7-те входно/изходни блока имат усилвател с автоматична корекция на нулата. При използване на входен усилвател с автоматична корекция на нулата може значително да се намали входното напрежение на несиметрия. Това е особено полезно за приложения, където постъпващият сигнал е много слаб и изисква входен усилвател с голям коефициент на усилване. Такива са случаите, когато трябва да се усилват и преобразуват например биологични сигнали. Всички трасировъчни канали във вътрешната област на FPAA са диференциални двойки. Това осигурява ефективно потискане на входния синфазен сигнал.



Фиг. 5.9. Програмируемо поле на AN231E04 с прозорец, в който схематично за показани елементите на четирите конфигурируеми аналогови блокове.

Конфигурационната информация за AN231E04 може да се зарежда във вътрешната памет по време на работа, т.е. в динамичен режим без да е необходимо рестартиране. Динамичната конфигурация на FPAA означава, че системата за управление може да изпраща нова конфигурационна информация, докато старата конфигурация е активна и се изпълнява. Когато зареждането на новата информация приключи, преминаването към изпълнение на новата аналогова конфигурация става чрез замяна на тактовия сигнал. Конфигурационната информация се съхранява във вътрешната SRAM памет. При това паметта може да поддържа, ако е необходимо зареждането на няколко конфигурации. Програмната система AnadigmDesigner2 управлява създаването на файлове с конфигурационна информация. Чрез разполагане на САМ и опроводяване на връзки между тях в средата на графичния редактор може да се създаде функционална схема. При активиране на бутона (Write all configuration data to serial port) ограден с прекъсвана линия на фиг. 5.11 графичното описание на схемата се компилира в конфигурационен файл (съдържащ описание на връзките и елементите) и се изпраща през серийния порт на компютъра към развойната система с AN231E04. FPAA AN231E04 поддържа (1) алгоритмична динамична конфигурация (Algorithmic Dynamic Configuration) и (2) динамична конфигурация с промяна на състоянието (State-driven Dynamic Configuration). Първият тип позволява реконфигуриране на програмните параметри в аналоговите схеми, като коефициент на усилване по напрежение. При прилагане на алгоритмичната конфигурация топологичната структура, а оттам и схемната функция не се променят. При втория тип динамична конфигурация може напълно да се промени схемата, но за целта предварително трябва да се създаде конфигурационната информация.



Фиг. 5.10. Примерна аналогово-цифрова схема базирана на AN231E04 с прозореца на ресурсите, в който са оградени с прекъсвана линия използваните елементи от CAB1 и CAB2.

Тъй като всички FPAA схеми са базирани на SC технология, работата им се управлява от тактов сигнал. Тактовите сигнали за всяка от програмируемите аналогови схеми се получават от един основен тактов сигнал (master clock). В процеса на конфигуриране на нова схема се избира честотата на основния тактов сигнал. При това основният тактов сигнал се разделя на 5 части. Първата част е за управление на работата на усилвателите с автоматична корекция на нулата във входно/изходните блокове. Останалите 4 части управляват конфигурируемите аналогови модули, генерирани от ресурсите на САВ. При изграждане на електронна схема, според препоръките на производителя, всички САМ трябва да имат една и съща честота на тактовия сигнал.



Фиг. 5.11. Графичен потребителски интерфейс на AnadigmDesigner2 и примерна аналоговоцифрова схема базирана на AN231E04.

5.2. Изграждане на електронни схеми с FPAA, използващи едрозърнеста структура на САВ

Както беше казано по-горе за подпомагане изграждането на функционална схема с FPAA може да се използва програмната система Anadigm Designer2, която е част от развойната система AN231K04-DVLP3 на фирмата Anadigm. В графичен режим на работа чрез разполагане на CAM от стандартната библиотека и опроводяване на връзки между тях се създава електронна схема. Входните и изходните напрежения на проектираната схема се подават към конфигурирани входно/изходни блокове. За предварителна проверка на работоспособността на проектираната схема се използва вградения към системата схемен симулатор. Той позволява да се изпълни симулация на поведението във времева област, като в резултат от анализа се получават времедиаграми на напреженията в определени възли. При условие, че симулационните резултати отговорят на първоначалната техническа спецификация се преминава към програмиране на реална FPAA схема.

5.2.1. Конфигурируеми аналогови модули – САМ

Конфигрируемите аналогови модули (Configurable Analog Module – CAM) са градивните елементи на FPAA базираните аналогови и аналогово-цифрови схеми. Те са електронни схеми, които се получават от ресурсите на CAB и се представят в системата AnadigmDesigner2 като четириполюсници от проходен тип с диференциален вход и диференциален изход. При това всеки конфигуриран аналогов модул функционира например като усилвател, суматор, интегратор, диференциатор, филтър, умножител или изправител.

Избор и конфигуриране на аналогови модули

Изборът на конфигурируем аналогов модул се осъществява чрез еднократно кликване с левия бутон на мишката върху бутона ²⁶ от полето с командите или чрез избиране на подменю Insert New CAM... от меню Edit. При това се отваря диалоговият прозорец, показан на фиг. 5.5. В случая е показан избор на модул на активен филтър от втори ред FilterBiquad. При избор на бутона Create CAM се създава модулът от наличните ресурси на един от четирите конфигурируеми блокове. Диалоговият прозорец от фиг. 5.12 автоматично се затваря като към мишката автоматично се закрепва схематично означение на генерирания модул. Това позволява модулът за се разположи на произволно избрано място в програмируемото поле (вж. фиг. 5.9).

Type CAM	Desc	Version	Approved	Create CAI
tion ADC-SAR	Analo Описание на САМ	(*)	Yes	
Comparator	Comp	(*)	Yes	Archive CA
Differentiator	Inverting Differentiator	(*)	Yes	
Divider	Divider	(*)	Yes	Documentat
FilterBilinear	Bilinear Filter	(*)	Yes	
FilterBiguad	Biguadratic Filter	(*)	Yes	Close
FilterDCBlockLP	BC Blocking HPF with Optional LPF	0.0.7	No	1
библиотека FilterLowFreaBi.	. Low Corper Frequency Bilinear LPF (External	(*)	Yes*	Help
GainHalf Ha	именование на САМ	(*)	кументанн	เя за избрани
GainHold	vith Hold	(AC	кументаци	in su usopunu
Gaintinv	Chip Stage with Output Veltage Limiting	(*)	Vec*	E
GainLimiter	Gain Stage with Douput Voltage Limiting	(*)	Yee	
GainPolarity	Gain Stage with Polarity Control	(*)	Tes	
GainSwitch	Gain Stage with Switchable Inputs	(*)	Tes	
GanvoitageCo	Voltage Controlled Variable Gain Stage	(*)	Tes	
Hold	Sample and Hold	(*)	Tes	
HoldvoltageCo	Voltage Controlled Sample and Hold	(*)	Tes	
Integrator	Integrator Multiplier	(*)	Tes	
Multiplier	Multiplier with Low Corpor Fraguency LDE /E	(*)	Tes Vec*	
OccillatorSino	Since and Configuration	(*)	Vec	
DeskDetect2	Desk Detector	(*)	(*)	
PeakDetect2	Peak Detector (External Cape)	0.0.2	No	
PeakDetectext	Arbitrary Deriodic Wayeform Cenerator	(*)	Vac	
Periodicivave	Partifier with Low Pace Filter	(*)	Vec	
PactificerHalf	Half Oude Dectifier	(*)	Vac	
Reculierhait	Half Cycle Inverting Rectifier with Hold	(*)	Yes	
RectifierHold	non cycle inverting reculier with hold	(8)	Vee	
RectifierHold	Square Poot	()	TRAC	
RectifierHold SquareRoot	Square Root Sum/Difference Stage with Biguadratic Eilter	(*)	Yec	

Фиг. 5.5. Диалогов прозорец за избор на конфигурируем аналогов модул.

Конфигурирането на избран модул се осъществява чрез двукратно кликване с левия бутон на мишката върху схематичното му означение. При това се отваря диалоговият прозорец Set CAM Parameters показан на фиг. 5.13а. При конфигуриране първоначално се дефинират свойствата на САМ, като това се отразява на схемното му означение. Също така промяната на някои параметри може да доведе до промяна на означението. Свойствата на модулите се задават чрез избор на "радио-бутони" – или с "избор на кутия" – . За конфигуририе модул на активен филтър например, опциите включват избор на тип на филтър, избор на схема за реализация, полярност на изходния сигнал спрямо входния сигнал и др.

nstance Name: FilterBiguad1		AnadigmApex\FilterB	iquad 1.0	.1 (Biquad	atic Filter)		
llocks ClockA Clock0 (4000 kHz)	•	*This is an inverting CAM Documentation	filter.* Se l.	e the trans	fer function in the	ه ا <mark>ک</mark>	C Code
Options						<u> </u>	~
Filter Type:	• Low Pass	C High Pass	CB	and	C Band Stop	C Pole and Zero	
Filter Topology:	Automatic	C Type I	СТ	ype II			
Input Sampling Phase:	Phase 1	C Phase 2					
Polarity:	Inverting	C Non-					
Opamp Chopping:	Enabled	inverting					
Parameters			_				
Corner Frequency [kHz]:	40	(40.0 rea	lized)	[8.00	Fo 400]		
Gain:	1	(1.00 rea	lized)	[0.100	To 100]		
Quality Factor:	0.707	(0.707 re	ealized)	[0.060	0 To 70.0]		

a)



14



в)

Фиг. 5.13. Диалогов прозорец за конфигуриране на аналогов модул: а) – опции; б) – параметри; в) – избор на тактова честота.

Стойностите на параметрите на конфигурируемите модули се задават в текстовото поле Parameters на диалоговия прозорец Set CAM Parameters (фиг. 5.13б). За всеки параметър автоматично от програмната система се дефинират граници на изменение от определена минимална до максимална стойност. Освен това след като се напише в текстовото поле желаната стойност за даден параметър и се потвърди с клавиша Enter, системата автоматично прави изчисление и от дясната страна на желаната стойност се появява физически реализуемата стойност за параметъра. Тази стойност се формира като отношение на капацитетите на превключваемите кондензатори. Често и изчисляване на даден параметър може да се променят границите на друг параметър. Тази особеност трябва да се има предвид когато се конфигурира САМ с параметри близки до граничните стойности.

Тактовата честота при която работят САМ се задава от потребителя в текстовото поле Clocks на диалоговия прозорец Set CAM Parameters (фиг. 5.13в). По подразбиране за САМ, които използват един тактов сигнал се използва поредицата CLOCK A с честота равна на Clock 0. Тактовият сигнал Clock 0 е с честота равна на ¹/₄ от честотата на основния тактов сигнал. При условие, че CAM работи с два тактови сигнала в диалоговия прозорец Set CAM Parameters автоматично от системата се генерира инструкция за избор на правилно отношение на честотите. Тогава при изграждане на функционална схема по пътя на аналоговия сигнал трябва всички CAM да работят с тактова поредица CLOCK A с една и съща честота.

Конфигурирането на САМ завършва с преглед на бележките в текстовото

поле Notes на диалоговия прозорец Set CAM Parameters и потвърждаване и отхвърляне на направените промени (фиг. 5.14).



Фиг. 5.14. Бутони за финализиране на конфигурация на САМ в диалоговия прозорец Set CAM Parameters.

Видове конфигурируеми аналогови модули – означение, предавателна функция и основни параметри

Съвременните програмируеми аналогови матрици на фирмата Anadigm поддържат повече от тридесет вида конфигурируеми аналогови модули. Освен тях в web-сайта на Anadigm от страницата Technical Support може да се получат и инсталират допълнителни САМ, с което да се разширят функционалните възможности на избрана FPAA. Конфигурируемите аналогови модули могат да бъдат обособени в няколко групи според вида на предавателната функция. В таблици 5.1, 5.2, 5.3 и 5.4 са дадени наименование, схемно означение, предавателна функция и параметри на основните групи аналогови модули.

Наименование	Означение	Описание	Предавателна функция	Параметри
GainHalf	● _{⊕1} G ^{⊕2} ●	Инвертиращ или неинвертиращ усилвател с програмируем кое- фициент на усилване, на изхода на който е включен усилвател за компенсация на офсета само за валидната фаза.	$U_o = \pm A_U U_i$	Gain (<i>A_U</i>) – коефициент на усилване
GainHold	● _{∰1} 6 ●	Инвертиращ усилвател с програ- мируем коефициент на усилване, на изхода на който е включен усилвател за компенсация по време на фазата на входния сиг- нал. Нивото на изходния сигнал се запомня независимо от фазата	$U_o = -A_U U_i$	Gain (<i>A_U</i>) – коефициент на усилване

Таблица 5.1. Конфигурируеми аналогови блокове реализиращи усилвателни стъпала.

GainInv	• •	Инвертиращ усилвател с програ- мируем коефициент на усилване. Изходното напрежение е с про- тивоположен знак на входното напрежение. Входното и изход- ното напрежение са непрекъс- нати сигнали	$U_o = -A_U U_i$	Gain (<i>A_U</i>) – коефициент на усилване
GainLimiter	•	Ненвертиращ усилвател с прог- рамируем коефициент на усил- ване. Изходното напрежение може да се програмира до опре- делено ниво. Входното и изход- ното напрежение са непрекъс- нати сигнали	$U_o = A_U U_i$ sa $A_U U_i < U_{om}$ u $U_o = U_{om}$ sa $A_U U_i > U_{om}$	Gain (A_U) – коефициент на усилване Output voltage limit (U_{om}) – максимално изходно напрежение
GainPolarity		Усилвател с програмируем кое- фициент на усилване и възмож- ност за промяна на полярността на изходното напрежение спрямо входното напрежение чрез компаратор.	$U_{o} = \pm A_{U}U_{i}$ $U_{invert} = U_{ref} \text{ 3a}$ $U_{ctrl} > 0$ M $U_{invert} = -U_{ref}$ $3a \ U_{ctrl} > 0$	Gain (<i>A_U</i>) – коефициент на усилване
GainSwitch		Програмируем усилвател с два входа с различни коефициенти на усилване. Превключването между двата входа се осъщест- вява чрез компаратор.	$U_o = \pm A_{U1}U_{i1}$ 3a Select > 0 M $U_o = \pm A_{U2}U_{i2}$ 3a Select < 0	Gain1 (A_{U1}) – коефициент на усилване на горния вход Gain2 (A_{U2}) – коефициент на усилване на долния вход
GainVoltageCont rolled	Φ2 ^{Φ1} Φ1	Усилвател, управляван с напре- жението на втория вход	$U_o = \pm A_U U_i$, където $A_U = f(U_{contr})$	C _{out} Value: 1 255

Таблица 5.2. Конфигурируеми аналогови блокове реализиращи активни филтри.

Наименование	Означение	Описание	Предавателна функция	Параметри
	● _{₽1} _ ●	 Нискочестотен филтър от първи ред 	$A_U = \frac{\pm A_{U0}\omega_p}{p+\omega}$	Согнег Frequency (f_p) – полюсна честота
FilterBilinear			$\omega_p = 2\pi f_p$	Pass Band Gain (A_{U0}) – коефициент на предаване
	●⁺² / ●	• Високочестотен филтър от първи ред	$A_U = \frac{-A_{U0}p}{p + \omega_p}$ $\omega_p = 2\pi f_p$	Согнег Frequency (f_p) – полюсна честота Pass Band Gain (A_{U0}) – коефициент
	e ^{#2}	• Всепропускащ филтър от първи ред	$A_U = -\frac{p - \omega_p}{p + \omega_p}$ $\omega_p = 2\pi f_p$	на предаване Corner Frequency (f_p) – полюсна чес- тота за което дефа- зирането е 90°

		• Нискочестотен		Zero Frequency (f_z)
	● ^{H2} - <u></u> - ●	филтър от първи		– честота на нулата
		ред с реален полюс		Pole Frequency (f_p)
		n nysia	$A_{U} = \frac{-A_{U\infty}(p + \omega_z)}{2}$	– честота на полюса
			$p + \omega_p$	Low Frequency Gain
			$\omega_p = 2\pi f_p$, $\omega_z = 2\pi f_z$ и	(A_{U0}) – коефициент
			f_z	на предаване за нис-
			$A_{U0} - \frac{1}{f_p} A_{U\infty}$	High Frequency Gain
			-	$(A_{U\infty})$ – коефициент
				на предаване за ви-
				соки честоти
		• Нискочестотен	$+ 4 \cos^2$	Corner Frequency
		филтър от втори ред	$A_U = \frac{\pm A_{U000p}}{\omega}$	(f_p)
			$p^2 + \frac{\omega_p}{\Omega} p + \omega_p^2$	Pass Band Gain
			Q	(A_{U0})
		-		Quality Factor (Q)
		• Високочестотен	-4 n^2	Corner Frequency
		филтър от втори ред	$A_U = \frac{n_{U \otimes P}}{2}$	(J_p)
			$p^2 + \frac{p}{Q}p + \omega_p^2$	Pass Band Gain
			£	$(A_{U\infty})$
		• Tourop duran		Quality Factor (Q)
		• лентов филтър	$-A_{U0}\frac{\omega_p}{2}p$	(f)
	Ψ1 [<u>1</u>]		$A_U = \frac{Q^{-1}}{Q}$	(\mathcal{J}_p)
			$p^2 + \frac{\omega_p}{\Omega} p + \omega_p^2$	(Aug)
			Q .	Ouality Factor (Q)
FilterBiguad		• Заграждаш филтър	$1 - r^2 - 1 - r^2$	
•	● ^{H2} - \ 	our puridant dramph	$A_U = \frac{-A_{U\infty}p - A_{U0}\omega_p}{\omega}$	(f)
			$p^2 + \frac{\omega_p}{\Omega} p + \omega_p^2$	(\mathcal{J}_p)
			$\underline{\mathcal{Q}}$	DC Galli (A_{U0}) High Eroquanay Cain
			$f_{notch} = f_{not} \left \frac{A_{U0}}{A_{U0}} \right $	(A_{tr})
			V notes V V $A_{U\infty}$	Ouality Factor (Q)
		. Domestic design a		
		• заграждащ филтър в полюс и нупа		Pole Frequency (J_p)
			$A_{U\infty}\left[p^2 + \frac{\omega_z}{Q}p + \omega_z^2\right]$	Pole Quality Factor (O_{1})
			$A_U = -\frac{2z}{2}$	(\mathcal{Q}_p)
			$p^2 + \frac{p}{Q_p}p + \omega_p^2$	Zero Frequency (f_z)
			\sum_{p}	Zero Quality Factor (O_{1})
			$A_{U0} = A_{U0} \left(\frac{f_z}{r_z} \right)$	(z_z) DC Gain (4)
			f_p	High Frequency Gain
				$(A_{U_{0}})$
<u> </u>		Нискочестотен фил-		Corner Frequency
		тър от първи ред с	$\pm A_{II0}\omega_{n}$	(f_p)
FilterLowFreqBili	<u><u> </u></u>	ниска гранична чес-	$A_U = \frac{0.0 \ p}{p+0}$	External Cap Value –
near	● <u></u> <u> </u> <u> </u> + <u> </u>	тота определена от външни конденза-	$\omega = 2\pi f$	капацитет на външ-
		тори	$\omega_p = 2 i g_p$	ните кондензатори
		-		Gain (A_{U0})

Наименование	Означение	Описание	Предавателна функция	Параметри
SumInv	8.200	Двувходов интерти- ращ суматор	$U_{o} = -A_{U1}U_{i1} - A_{U2}U_{i2}$	$\begin{array}{l} \text{Gain1} (A_{U1}) \\ \text{Gain2} (A_{U2}) \end{array}$
Integrator	● _{⊕1}	Интегратор с инвер- тиращ или неинвер- тиращ вход	$\frac{\Delta U_o}{\Delta t} = \pm K U_i$	Integration Constant (<i>K</i>) [1/µs]
Differentiator	● ^{±1} d H2	Инвертиращ диференциатор	$U_o = -K \frac{\Delta U_i}{\Delta t}$	Differentiation Constant (K) [μ s]
TransferFunction	● _{⊕1}	Схема за реализация на нелинейна пре- давателна функция с 256 стъпки полу- чени от таблица със стойности (LUT)	$U_o = f(C_{LUT})$, където $C_{LUT} = f(U_i)$	
Multiplier	ΔΦ Φ186it	Аналогов умножител	$U_o = MU_x U_y$, където нап- режението U_y се подава към 8-битов АЦП и изисква вклю- чването на S/H-схема	Multiplication Factor (M)
Divider	Ф1 86it	Схема за деление на напрежения	$U_o = U_x / DU_y$, където нап- режението U_y се подава към 8-битов АЦП и изисква вклю- чването на S/H-схема	Divisor Factor (D)
SquareRoot	₽ 2	Схема извличане на квадратен корен	$U_o = sign(U_x) \times \sqrt{U_x}$	

Таблица 5.3. Конфигурируеми аналогови блокове реализиращи линейни и нелинейни операционни схеми.

Таблица 5.3. Други конфигурируеми аналогови блокове.

Наименование	Означение	Описание	Предавателна функция	Параметри
Hold	● _{⊕1} <mark>Z-1</mark> ●	Аналогова памет (S/H схема)		
Comparator		Аналогов компаратор	$U_o = V_{DD}$ за $U_i > 0$ и $U_o = -V_{DD}$ за $U_i < 0$	
ADC-SAR		Аналогово-цифров преобразувател с последователно приближение	8-битов АЦП с сериен изход: данни (Data), синхронизиращ извод (Synch) и тактов сигнал (Clock 0)	
Transimpedance		Преобразувател на ток в напрежение	$U_o = -zU_i$	Transimpedance (z)
RectifierFilter		Двуполупериоден изправител с ниско- честотен филтър от първи ред	$U_{\text{Re}ct} = U_i $ $A_U = \frac{U_o}{U_{\text{Re}ct}} = \frac{\pm A_{U0}\omega_p}{p + \omega_p}$	Corner Frequency (f_p) Gain (A_{U0})
OscillatorSine	<mark>∼</mark> -	Генератор на сину- соидален сигнал		Osc. Frequency – честота Peak Amplitude – амплитуда
PeriodicWave	դրոհերրոնե 	Генератор на пе- риодичен сигнал с произволна форма получена от табли- ца (LUT)	$U_o = f(C_{LUT})$, където $C_{LUT} = f(K)$	Counter Reset Value (<i>K</i>): 1 255 кое- фициент на броене, определя честотата на генератора

5.2.2. Разполагане на конфигурируеми аналоговите модули и създаване на електрически връзки между тях

След избор на аналогов модул диалоговият прозорец от фиг. 5.12 автоматично се затваря като към мишката автоматично се закрепва схематично означение на генерирания модул. Това позволява модулът за се разположи на произволно избрано място в програмируемото поле (вж. фиг. 5.9). При условие, че модулът не може да се разположи на избрано място мишката се трансформира в знак "забранено разполагането", оцветен в зелен цвят (фиг. 5.15а). В случай, че FPAA интегралната схема няма достатъчно ресурси за реализация на даден модул мишката се трансформира в знак "забранено разполагането", оцветен в червен цвят (фиг. 5.15б).



Фиг. 5.15. Примерна аналогово-цифрова схема базирана на AN231E04: а) – със знак "забранено разполагането" на CAM на избраното място; б) – със знак "забранено разполагането" на СAM поради липса на достатъчно ресурси.

Електрическите връзки между конфигурируемите аналогови блокове и връзките на аналоговите блокове с входно-изходни блокове (САМ) са диференциални двойки. Чрез "привлачване" и задържане на левия бутон на мишката от изхода на даден модул се изтегля връзка към вход на друг модул. При това всяка връзка автоматично се номерира *n1*, *n2* и т.н.

Превключването на електронните ключове във всеки САМ се изпълнява под управлението на незастъпващи се тактови импулсни поредици Φ_1 и Φ_2 (вж. фиг. 6.33). Тактовата поредица, по време на която се формира на *отчет* (sample phase), за повечето САМ се означава на входа, а в някои случаи и на изхода. За входовете на които е посочено $\Delta \phi$ означава, че по време на работа става смяна на тактови импулсни поредици Φ_1 и Φ_2 . При формиране на електрическа връз-

ка тактовите поредици на свързаните САМ трябва да съвпадат, както е показано на фиг. 5.16. Освен това и честотите на тактовите поредици също трябва да съвпадат. В противен случай се получава само фиктивна връзка, означена на схемата с прекъсвана линия.



Фиг. 5.16. Част от електронна схема базирана на AN231E04 с означени валидни електрически връзки.

5.2.3. Въвеждане и извеждане на аналогови сигнали. Извеждане на цифрови информационни сигнали от FPAA

Програмируемите аналогови матрици от групата AnadigmApex използват аналогови сигнали, които са отнесени към +1,5V (VMR) и са ограничени в обхвата от 0 до +3,3V. При това FPAA могат да работят със сигнали от симетричен или несиметричен източник. В повечето случаи сигналите подавани към FPAA не са отнесени към напрежения различни от +1,5V и/или тяхната амплитуда е извън обхвата от 0 до +3,3V.

Въвеждане на аналогови сигнали в FPAA ИС

При условие, че входният сигнал е от несиметричен източник и е отнесен към +1,5V той се подава към неинвертиращия вход на входен блок на FPAA, а към неинвертиращия вход се подава постоянно напрежение +1,5V, както е показано на фиг. 5.17. Този начин на включване се осъществява много просто, но може да работи само за несиметрични входни сигнали като амплитудата им задължително е в обхвата от 0 до +3,3V.



Фиг. 5.17. Схема за подаване на несиметричен аналогов сигнал към FPAA диференциален вход.

При условие, че входният сигнал има постоянна съставка различна от +1,5V може да се използват разделителни кондензатори. На фиг. 5.18 са показани при варианта за подаване на несиметричен входен сигнал през разделителен кондензатор. В случаите когато входовете на САМ на избрана FPAA вътрешно са отнесени към напрежение VMR не се налага включването на резистори R и R_{in} . За повечето САМ еквивалентното вътрешни съпротивление R_{eq} е около $30k\Omega$ при тактова честота 4MHz. Тогава за капацитета на разделителния кондензатор C се получава

(5.1) $C = 1/2\pi f_C R_{eq}$,

където f_C е граничната честотата високочестотния филтър, формиран от еквивалентното входно съпротивление на САМ и разделителния кондензатор C.

При използване на входен разделителен кондензатор трябва честотата f_C да бъде поне десет пъти по-ниска от ниската гранична честота f_b на входния сигнал. Например за $f_C = 50Hz$ и еквивалентно входно съпротивление $30k\Omega$ за капацитета на кондензатора C се получава 100nF.





В случай, че входният сигнал е от симетричен източник, но е отнесен към

напрежение различно от +1,5V резистор R и разделителен кондензатор C се добавят към всеки вход на диференциалната двойка на FPAA.

Ако входният сигнал е извън работния обхват от 0 до + 3,3V за намаляване на напрежението се използва резисторен делител, съставен от R и R_{in} . Например за получаване на коефициент на предаване по напрежение 0,1 подходящи стойности за резисторите са $R = 1k\Omega$ и $R_{in} = 9k\Omega$.

Когато входният сигнал е отнесен спрямо нулата и измененията на напреженията са извън обхвата от 0 до +3,3V, може да се използва схемата от фиг. 5.19. В нея с помощта на диференциален усилвател с ОУ се усилва входният сигнал и отмества нивото му към +1,5V. В случай, че е изпълнено условието за баланс на резисторите за изходното напрежение се намира

(5.2)
$$U_o = \frac{R_F}{R_i} U_i + VMR.$$

При реализацията на електронната схема се използва ОУ с двуполярно захранващо напрежение.



Фиг. 5.19. Схема за подаване на несиметричен аналогов сигнал към FPAA чрез използване на диференциален усилвател.

Извеждане на аналогови и цифрови сигнали от FPAA ИС

Всички FPAA ИС са с няколко симетрични изхода, като напреженията са отнесени към 1,5V (VMR). Това позволява директно свързване към други FPAA схеми или към аналогови електронни схеми със симетричен вход. Когато сигнал от FPAA схема трябва да се подаде към друга схема, но с несиметричен вход може да се използва сигналът от инвертиращия или неинвертиращия изход (изводи № 19 или 20) на диференциалната двойка (фиг. 5.20).



Фиг. 5.20. Схема за получаване на несиметричен аналогов сигнал от FPAA изход № 19.

В случаите когато изходният сигнал трябва да бъде отнесен към напрежение, различно от +1,5V може да се използва разделителен кондензатор C и резистор R. На фиг. 5.21 е показана схема за получаване на аналогов сигнал отнесен към нулата. Подобно на схемата от фиг. 5.18 граничната честота f_C обусловена от R и C трябва да бъде поне десет пъти по-ниска от ниската гранична честота f_b на входния сигнал. В много случаи стойностите на R и C съвпадат с тези използвани във входната верига.



Фиг. 5.21. Схема за получаване на несиметричен аналогов сигнал от FPAA диференциален вход през разделителен кондензатор.

Основните предимства на схемата от фиг. 5.21 са: (1) реализация с *RC* елементи за които не се изисква малък производствен толеранс; (2) възможност за премахване на постоянна съставка с произволна стойност; (3) възможност да се предават сигнали с произволна амплитуда без затихване. Недостатък на схемата е, че не могат да се предават постояннотокови компоненти, които носят част от информацията.

На фиг. 5.22 е показана схема с диференциален усилвател, която може да се използва не само за преместване на постояннотоковото ниво, но и за преобразуване на сигнал от симетричен изход към аналогова схема с несиметричен вход. Освен това може да се използва и за усилване на сигнала от FPAA ИС до зададена амплитуда. Коефициентът на усилване на тази схема има вида

(5.3)
$$A_U = \frac{U_o}{U_{OUT+} - U_{OUT-}} = \frac{R_F}{R_i}$$

Изходното напрежение на диференциалния усилвател от фиг. 5.22 се получава спрямо извод, означен с *REF* (*REFERENCE*) или V_{REF} . В много приложни схеми този извод е свързан към масата на схемата, но съществуват и случаи, когато се свърза към външен източник на опорно напрежение V_{REF} и тогава за изходното напрежение се получава формулата



Фиг. 5.22. Схема за извеждане на симетричен аналогов сигнал от FPAA чрез използване на диференциален усилвател.

Предимствата на тази схема са: (1) информацията за постояннотоковата компонента не се загубва; (2) сигнали с произволна амплитуда могат да се предават без затихване; (3) възможност за управление на аналогови схеми с малко входно съпротивление. Недостатък на схемата е, че точността на коефициента на предаване по напрежение зависи от производствения толеранс на резисторите.

За преобразуване на изходно напрежение в пропорционално на него двоично число може да се използва конфигурируемият аналогов модул на АЦП с последователно приближение (ADC-SAR), даден в таблица 5.3. Този модул осигурява 8-битово число Data в сериен формат, синхронизирано по тактовия сигнал CLOCKB с честота равна на Clock 0. При това данните са валидни, докато сигналът Synch е с високо ниво. Когато се извежда последователно байт от FPAA, сигналът Synch е с високо ниво като всеки бит данни се придружава с по един синхронизиращ импулс на CLOCKB. Примерни времедиаграми на сигналите Synch, Data и CLOCKB от аналогово-цифров преобразувател включен във функционална схема с FPAA е показана на фиг. 5.23.



Фиг. 5.23. Примерни времедиаграми на сигналите Synch, Data и CLOCKB от аналогово-цифров преобразувател в FPAA.

Входно/изходният блок, към който се свързва изходът на АЦП, следва да се конфигурира като изход за цифрови сигнали. Поредиците Synch и Data са

съответно горен и долен извод на входно/изходнен блок, както е показано на фиг. 5.24. Валидни данни се получават за падащия фронт на тактовия сигнал SAR Clock (CLOCK B).



Фиг. 5.24. Изходен блок с означени сигнали Synch и Data на аналогово-цифров преобразувател в FPAA.

5.2.4. Верификация (проверка) на функционалните схеми

Преди да се програмира реална FPAA схема в средата на програмната система AnadigmDesigner може да се изпълни симулация на готова функционална схема. По този начин с помощта на вградената библиотека от модели за САМ и алгоритми за анализ може да се направи предварителна оценка за работоспособността на дадена аналогова схема.

Програмната система AnadigmDesigner позволява да се изпълни симулация във времева област при изменение на параметрите на един или няколко източника. Подготовката на функционална схема за симулация включва дефинирането на параметрите на входните източници, конфигурирането на параметрите на анализа и избор на изходни променливи.

Избор на източник на входен сигнал се осъществява чрез еднократно кликване с левия бутон на мишката върху бутона 🔨 от полето с командите или чрез избиране на подменю Create Signal Generator... от меню Simulate. В резултат

на това показалецът на мишката се трансформира в символа като той трябва да се приложи към вход на FPAA ИС. Формата на входния сигнал и параметрите се задават чрез двукратно натискане на левия бутон на мишката върху символа на източника (вж. фиг. 5.25). Параметрите и формата на източника от фиг. 5.25 са дефинирани по подразбиране за синусоидален диференциален сигнал със амплитуда 1*V* и честота 20*kHz*.

В програмната система AnadigmDesigner се поддържат сигнали със синусоидална форма (Sine), правоъгълна форма (Square), триъгълна форма (Triangle), трионообразна фрома (Sawtooth), импулсна форма (Pulse) и зададена с таблица от стойности (Data File). Всеки от изброените източници може да бъде с диференциален изход, отнесен към 1,5V (Common-mode offset) или с несиметричен изход също отнесен към 1,5V (DC Offset).

Signal Generator Control		? 🗙
Output © Differential	Single-ended	OK Cancel
Signal Data Peak Amplitude 1 Volts	Differential Offset 0 Volts	Help
Frequency 20 k Hz Common Mode Offset	Phase 0 Degrees	
1.5 Volts		

Фиг. 5.25. Диалогов прозорец за избор на форма и параметри на входен източник.

Параметрите на времевия анализ се дават в диалоговия прозорец Setup Simulation, който се избира от подменю Setup Simulation... на меню Simulate. (вж. фиг. 5.26).

Setup Simulation			? 🛛		
- Simulation Time-					
Start Time	0	seconds			
End Time	10 m	seconds	Cancel		
Time Step	31.25 n	seconds	Apply		
Iterations	320000		Help		
Simulation Options Display Equations During Simulation Run Run Only Interpreted Sim equations (even if compiled are available) Display Simulation Performance Statistics Display Oscilloscope Traces During Simulation Make Post-Simulation Probing of All Nodes Possible					
🔿 Display Dat	a Only at Nodes with	Attached Probes			

Фиг. 5.26. Диалогов прозорец за дефиниране на параметрите на времевия анализ.

В диалоговия прозорец Setup Simulation достъпни за потребителя са параметрите за начално време, крайно време и някои опции съпровождащи изпълнението на анализа.

Подготовката на функционална схема за симулация завършва с избор на изходни променливи, които се визуализират в графичния осцилоскоп. Изборът на променливи се осъществява чрез еднократно кликване с левия бутон на мишката върху бутона or полето с командите. В резултат на това показалецът на мишката се трансформира в символа stato той трябва да се постави към вътрешен или външен извод на FPAA ИС. Максималният брой изходни променливи е четири, т.е. използва се четириканална сондова система.

Симулационният процес се стартира чрез еднократно кликване с левия бутон на мишката върху бутона ^{Sim} от полето с командите. След приключване на симулацията се визуализират автоматично се визуализират изходните променливи в средата на графичния осцилоскоп (вж. фиг. 5.27).



Фиг. 5.27. Диалогов прозорец на графичен осцилоскоп с курсор в средата AnadigmDesigner.

За мащабиране на показаните сигнали може да се използват инструментите, чиито функции са дадени в таблица 5.4.

Таблица 5.4. Функции на инструментите за промяна на изгледа на сигналите в програмния осцилоскоп.

Наименование	Означение	Описание
Position	0	Преместване на сигнал нагоре или надолу
Volts Per Division	1.0 V 🗘	Коефициент на вертикална чувствителност
Time Per Division	500 us 🏮	Коефициент на хоризонтална чувствителност
Cursor	Cursor	Курсор за отчитане на произволно избрани моментни стойности на сигнал

5.3. Основни електрически параметри на FPAA. Индустриални примери

Анализът на научни публикации и информационни материали на фирми показа голямо разнообразие от програмируеми аналогови матрици [5.3-5.5, 5.7, 5.14, 5.5]. Сред тях с най-големи функционални възможности са интегралните схеми на фирмата Anadigm. Най-общо предлаганите FPAA схеми могат да бъдат разделени на три групи. Първата група е на подразделението Anadigm Apex и включва динамично програмируеми аналогови сигнални процесори (dynamically programmed Analog Signal Processors – dsASP), базирани на FPAA с едрозърнеста структура на CAB. При тях може да се осъществява ново конфигуриране от микроконтролер по време на работа. Втората група включва FPAA схеми на AnadigmVortex. Тези FPAA схеми могат да реализират същия брой аналогови модули както dsASP схемите, но за разлика от тях при въвеждане на нова конфигурационна информация се налага рестартиране на системата. Третата група включва FPAA схеми на SonicMaster като те са оптимизирани аудиоусилватели и други аудиосистеми. Те са особено полезни за реализирани за цели.

Тип ОУ	Производител	Брой САВ	Начин за конфи- гуриране	Брой САМ	Захранващо напрежение	Особености	
dpASP	dpASP						
AN231E04	AnadigmApex	4	Dynamic	35	3,3V ±5%	Конфигурируеми	
AN220E04	AnadigmVortex	4	Dynamic	37	5V ±5%	ИС по време на	
AN221E04	AnadigmVortex	4	Dynamic	38	5V ±5%	работа	
FPAA	FPAA						
AN120E04	AnadigmVortex	4	Static	37	5V ±5%		
AN121E04	AnadigmVortex	4	Static	38	5V ±5%		
AN131E04	AnadigmApex	4	Static	35	3,3V ±5%		
SonicMaster Audio Devices							
AN228K04	SonicMaster	4	Dynamic	15	5V ±5%	Оптимизирани за	
AN238K04	SonicMaster	4	Dynamic	14	5V ±5%	аудиоусилватели	

Таблица 5.5. FPAA интегрални схеми.

5.4. Приложни електронни схеми и системи, базирани на FPAA

Областите на приложение на програмируемите аналогови матрици в електронната техника са многобройни [5.1, 5.6, 5.9-5.13]. Повечето от аналоговите схеми разгледани в глави от 4 до 7 могат да се реализират с използване FPAA интегрални схеми. При това електронните схеми са реализират изцяло в FPAA и почти без външни дискретни елементи. Пренастройката на динамичните им параметри в определени граници може да се осъществява без да се променя топологичната структура, като за dsASP може да се изпълнява в работен режим. Основните недостатъци на аналоговите схеми, базирани на FPAA интегрални схеми са сравнително по-високото ниво на шумовете и тясната честотна лента, обусловени от принципа на работа. Освен това токът на консумация е със сравнително по-големи стойности, както и неголямата на изходна мощност на сигналите.

5.4.1. FPAA преобразувател на ефективна стойност в постоянно напрежение – True RMS [7.2] [5.11] [29]

За измерване на "истинска" средноквадратична (True RMS) стойност може да се използват директният и индиректният метод (вж. т. 7.8.4). FPAA интегралните схеми осигуряват ресурси за реализация на преобразуватели на ефективна стойност в постоянно напрежение и по двата метода. Индиректният метод е по-често използван тъй като осигурява по-голям динамичен диапазон, въпреки че с директния метод може да се постигне по-широка честотна лента. Индиректният метод се основава на формула (7.84). На фиг. 5.28 е показана обобщена структурна схема за измерване на ефективна стойност, реализирана въз основа на индиректния метод. За разлика от схемата на преобразувателя от фиг. 7.42 в схемата от фиг. 5.28 е добавен двуполупериоден изправител на напрежение. По този начин за предавателната функция се получава формулата



Фиг. 5.28. Обобщена схема на преобразувател на ефективна стойност в постоянно напрежение.

(5.5)
$$U_o = Avg\left[\frac{|u_i^2|}{U_o}\right].$$

Преобразувател на ефективна стойност в постоянно напрежение може да се изгради в FPAA от избора на конфигурируемите аналогови модули, дадени в таблица 5.6. Изправителят на напрежение, комбиниран с НЧФ от първи ред *RectifierFilter1* формира напрежението $|u_i|$. Примерна форма на изходния сигнал при синусоидален входен сигнал е показана върху схемното означение. Работната тактова честота е установена 250kHz, като максималната гранична честота на НЧФ е 25kHz. Честотата 25kHz определя и максималната работна честотата на преобразувателя. Аналоговият умножител и делител, означени съответно като *Multiplier1* и *Divider1* осигуряват повдигане в квадрат на изправеното напрежение $|u_i|$ и деление на изходното напрежение. Изходният

сигнал от операциите повдигане в квадрат и деление се осъществяват с мащабни коефициенти равни на единица. Крайният НЧФ *FilterLowFreqBilinear2* премахва високочестотните паразитни съставки на сигнала с честотата по-голяма от няколко *mHz*. За получаване на граничната честота крайният НЧФ се реализира с външни кондензатори C_{AV1} и C_{AV2} между специално предвидени изводи. Преобразуването на аналоговото напрежение U_o в еквивалентно двоично число може да се осъществи с 8-битовия АЦП с последователно приближение *ADC-SAR1*.

Наименование		Опции	Параметри	Тактови честоти
RectifierFilter1		Rectification: full wave	Corner frequency [kHz]: 25	Clock A: 250kHz (Clock 3)
		Polarity: non-inverting	Gain: 1,00	
Multiplier1	ΔΦ Φ1 8bit	Sample and hold: off	Multiplication factor: 1,00	Clock A: 250kHz (Clock 3)
				Clock B: 4000kHz (Clock 0)
Hold 1 (2)	⊕ 1 Z -1	Input sampling phase: phase1	няма	Clock A: 250kHz (Clock 3)
FilterBilinear1	− 1	Filter type: low-pass	Corner frequency [kHz]: 25	Clock A: 250kHz (Clock 3)
		Resource usage: min. resources	Gain: 1,00	
Divider1	ΔΦ Φ186#	Sample and hold: off	Divisor factor: 1,00	Clock A: 250kHz (Clock 3)
		_		Clock B: 4000kHz (Clock 0)
FilterLowFreqBiline ar2	■	Independent variable: Corner	Corner frequency [mHz]: 20	Clock A: 250kHz (Clock 3)
		frequency	Gain: 1,00	
		Polarity: non-inverting	External cap value [µF]: 1,2	
ADC-SAR1	ADC SAR	Input phase: phase1	няма	Clock A: 250kHz (Clock 3)
				Clock B: 4000kHz (Clock 0)

Таблица 5.6. Конфигурируеми аналогови модули за RMS-to-DC преобразувател.

Чрез разполагане и формиране на електрически връзки между представените по-горе конфигурируеми модули в средата на AnadigmDesigner се получава електрическа схема, изпълняваща функцията на схемата от фиг. 5.28. На фиг. 5.29 е дадена FPAA конфигурация на преобразувател на ефективна стойност в постоянно напрежение, изпълняващ формула (5.5). В нея входният диференциален сигнал отнесен към +1,5V се подава към втория входно/ изходен блок (между изводи 09 и 08). При директен режим на работа на входно/ изходния блок входният сигнал непосредствено се подава към диференциалния вход на изправителя на напрежение. По този начин се избягва използването на активните схемни елементи, като входни буфери и НЧФ вградени във входно/изходените блокове. Изходният диференциален сигнал отнесен към +1,5V се получава също при директен режим на работа на шестия входно/изходен блок (между изводи 17 и 18). Двоичното число съответстващо на напрежението U_{o} и сигналът за синхронизация, съответно Data и Synch се получават от долния и горния извод на седмия изходен блок (изводи 20 и 19). Всеки бит от данните се придружава с по един синхронизиращ импулс на CLOCKB. Тактовата поредица CLOCKB се получава от извод 42 на FPAA. Външните филтриращи кондензатори C_{AV1} и C_{AV2}, свързани между възли n7 и n9 се избират със капацитети обусловени от граничната честота на крайния НЧФ. При условие, че входният сигнал е отнесен към нулата и измененията на напреженията са

извън обхвата от 0 до +3,3V може да се използва схемата от фиг. 5.19 (вж. т. 5.2.3). За подаването на изходното напрежение U_o към стъпало с несиметричен вход може да се използва схемата от фиг. 5.22.



Фиг. 5.29. FPAA конфигурация на преобразувател на ефективна стойност в постоянно напрежение, даден на фиг. 5.28.

5.4.2. FPAA синхронен детектор, нечувствителен към фазата на входния сигнал [5.12] [29]

Обобщената принципна схема на синхронния детектор, обект на синтез и изследване, е показана на фиг. 5.30. В нея се използват два синхронни детектора, които се запускат от две дефазирани на 90° променливи напрежения

$$U_1 = U_{m,ynp} \sin \omega_{ynp} t$$
 или $U_2 = U_{m,ynp} \cos \omega_{ynp} t$.

За опростяване на математическото преобразуване амплитудата $U_{m,ynp}$ може да се използва за мащабен коефициент и на аналоговите умножители. Двете управляващи променливи напрежения може да се формират от схема на квадратурен генератор.

В изхода на двата синхронни детектора оказва влияние само спектралната съставка на входното напрежение с честота f_{ynp} . Тази съставка има фазово отместване ϕ по отношение на U_1 , като

(5.6) $U_i = U_{im} \sin(\omega_{ynp} + \varphi).$

Съгласно формулите за преобразуване на произведение в алгебричен сбор в изхода на горния аналогов умножител се получава напрежение

(5.7a)
$$U_{3} = \frac{1}{U_{m,ynp}} [U_{im} \sin(\omega_{ynp}t + \varphi)] U_{m,ynp} \sin \omega_{ynp}t =$$
$$= \frac{1}{2} \frac{1}{U_{m,ynp}} [U_{im}U_{m,ynp} \cos(\omega_{ynp}t + \varphi - \omega_{ynp}t) - U_{im}U_{m,ynp} \cos(\omega_{ynp}t + \varphi + \omega_{ynp})]$$

тогава

(5.76)
$$U_3 = \frac{1}{2} U_{im} \cos \varphi - \frac{1}{2} U_{im} \cos(2\omega_{ynp}t + \varphi).$$



Фиг. 5.30. Обобщена схема на синхронен детектор, нечувствителен към фазата на входния сигнал.

Съответното решение за долния аналогов умножител има вида

(5.8a)
$$U_{4} = \frac{1}{U_{m,ynp}} [U_{im} \sin(\omega_{ynp}t + \varphi)] U_{m,ynp} \cos \omega_{ynp}t =$$
$$= \frac{1}{2} \frac{1}{U_{m,ynp}} [U_{im}U_{m,ynp} \sin(\omega_{ynp}t + \varphi - \omega_{ynp}t) + U_{im}U_{m,ynp} \sin(\omega_{ynp}t + \varphi + \omega_{ynp})]$$

тогава

(5.86)
$$U_4 = \frac{1}{2} U_{im} \sin \varphi + \frac{1}{2} U_{im} \sin(2\omega_{ynp}t + \varphi)$$

Тогава в изходите на двата върхови синхронни детектора се получават

(5.9a)
$$\overline{U_3} = \frac{1}{2} U_{im} \cos \varphi$$
и
(5.96)
$$\overline{U_4} = \frac{1}{2} U_{im} \sin \varphi.$$

(5.90) $U_4 = -U_{im} \sin \varphi$. Въз основа на горните анализи за двата синхронни детектора могат да се направят следните изводи:

- за горния детектор:

(5.10a) $\overline{U_3} = \begin{cases} \frac{1}{2} U_{im} \cos \varphi & 3a \ f_i = f_{ynp} \\ 0 & 3a \ f_i \neq f_{ynp} \end{cases}$ – за долния детектор:

(5.106)
$$\overline{U_4} = \begin{cases} \frac{1}{2} U_{im} \sin \varphi & 3a \ f_i = f_{ynp} \\ 0 & 3a \ f_i \neq f_{ynp} \end{cases}$$

След повдигане в квадрат, сумиране и извличане на квадратен корен изходното постоянно напрежение се получава независещо от фазата на входния сигнал

(5.11)
$$\overline{U_o} = \frac{1}{2} U_{im} \sqrt{\sin^2 \varphi + \cos^2 \varphi} = \frac{1}{2} U_{im}$$

Ако честотата на управляващия сигнал се изменя непрекъснато, то схемата работи като спектрален анализатор.

Въз основа на анализа по-горе и чрез разполагане и формиране на електрически връзки между представените конфигурируеми модули в таблици от 5.1 до 5.3 в средата на AnadigmDesigner се получава електрическа схема, изпълняваща функцията на схемата от фиг. 5.30. На фиг. 5.31 е дадена FPAA конфигурация на синхронен детектор, нечувствителен към фазата на входния сигнал. Функционалната схема е съставена от две FPAA схеми, които реализират съответно синхронните детектори и векторния измервател.



Фиг. 5.31. FPAA конфигурация на синхронен детектор, нечувствителен към фазата на входния сигнал, даден на фиг. 5.30.

Входният диференциален сигнал, отнесен към +1,5V, се подава към първия входно/изходен блок (между изводи 01 и 02). При директен режим на работа на

входно/изходния блок входният сигнал непосредствено се подава към входовете, означени с x на аналоговите умножители на двата синхронни детектора. Управляващите променливи напрежения от крадратурен генератор се подават, съответно към втория и третия входно/изходен блок. Във вътрешната структура напреженията се подават към входовете означени с у на аналоговите умножители. Диференциалното изходно напрежение между изводи 17 и 18 на горния синхронен детектор с външни връзки n1 и n2 се подава към диференциалния вход (между изводи 01 и 02) на първия входно/изходен блок на векторния измервател. Диференциалното напрежение между изводи 19 и 20 на долния синхронен детектор с външни връзки n3 и n4 се подава към диференциалния вход (между изводи 08 и 09) на втория входно/изходен блок на измервателя. По този начин се получава каскадна структура от две FPAA интегрални схеми, съответно FPAA1 и FPAA2. Според фиг. 5.31 FPAA2 е разположена отляво на FPAA1, тъй като реда за програмиране на FPAA, реализирани върху развойната система AN231K04-DVLP3 (Anadigm 3.3volt development kit), е от дясно на ляво. Управлението на зараждане на конфигурационната информация се разположен осъществява микроконтролера, дясната ОТ В система. Микроконтролерът, разположен в лявата система, се забранява. Външните кондензатори на нискочестотните филтри от горния и долния синхронен детектор се включват между изводите на които опират полюсите тези кондензатори, означени с прекъсвана линия върху съответните схемни означения. Изходното диференциално напрежение $\overline{U_o}$ се получава между изводи 19 и 20 на векторния измервател, реализиран в FPAA2.