


7. ЦИФРОВО-АНАЛОГОВИ И АНАЛОГОВО-ЦИФРОВИ ПРЕОБРАЗУВАТЕЛИ

Цифрово-аналоговите (DAC — ЦАП) и аналогово-цифровите (ADC — АЦП) преобразуватели са важно свързващо звено между цифровата и аналоговата част на електронните устройства и системи. В най-общия смисъл, те извършват преобразуване на цифрова величина N в аналогова стойност A (най-често ток или напрежение) и обратно, с някакъв коефициент на преобразуване K , т.е. $A = K.N$.

7.1. Предавателна характеристика и грешки



Фиг. 7.1. Предавателна характеристика на цифрово-аналогов преобразувател.

Обикновено се бележи с индексите LSB (Least Significant Bit), като $A_{LSB} = K$. Линията, свързваща средата на стъпалата в предавателната характеристика на ЦАП и АЦП, представлява идеализираната предавателна характеристика.

Въпросът за грешките при цифрово-аналоговите и аналогово-цифровите преобразуватели е изключително обемиста тема, затова тук ще бъдат приведени само четирите основни грешки.


На фиг. 7.2.а са показани две грешки, спрямо идеализираната предавателна характеристика a . Грешката, съдържаща се в предавателната характеристика b се нарича "грешка от изместване на нулата", а греш-

Предавателната характеристика на ЦАП и АЦП е представена на фиг. 7.1 и представлява начупена линия, поради дискретния характер на цифровата стойност N , докато аналоговата величина A , може да заема произволни стойности в съответстващия обхват, с отклонение $\pm \frac{1}{2} K$.

Първото и последното стъпало от предавателната характеристика в динамичния диапазон на ЦАП и АЦП, са двойно по-малки от останалите. Височината на едно стъпало е равна на аналоговата стойност при $N=1$ и съответства на теглото на най-младшия разред.

ката в предавателната характеристика c — "грешка от коефициент на предаване". Тези две грешки са компенсируеми грешки и те могат да бъдат елиминирани чрез съответни настройки.

На фиг. 7.2.б са показани други две грешки в предавателната характеристика на ЦАП и АЦП спрямо идеализираната. Тези грешки са некомпенсируеми. Грешката, съдържаща се в предавателната характеристика d се нарича "грешка от нелинейност". Грешката, съдържаща се в предавателната характеристика e се нарича "грешка от немонотонност" (грешка в тегло на разред).



Фиг. 7.2. Основни грешки при ЦАП: а) — компенсируеми; б) — некомпенсируеми.

Сумарните грешки в ЦАП и АЦП не трябва да надхвърлят $\pm \frac{1}{2} A_{LSB}$, за да бъде осигурена декларираната им от производителя разредност.


7.2. Цифрово-аналогови преобразуватели.

Цифрово-анalogовите преобразуватели осъществяват преобразуване на цифров код в аналогова величина (за удобство при изложението по-нататък, като аналогова величина ще се има предвид напрежение). Предавателната им характеристика, както по-горе, се описва с уравнението $U = U_{LSB} \cdot N$. Тук коефициентът на предаване е означен с U_{LSB} и е равен на изходното U при $N = 1$. Той има смисъл на "напрежение, съответстващо на най-малкия разред" (ако изходната величина е ток, коефициентът на предаване се означава с I_{LSB}). В зависимост от раз-

редността и бързодействието, съвременните електронни ЦАП могат да се разделят на три групи:

- ЦАП с до 6 бита разредност — това са високоскоростни цифрово-аналогови преобразуватели с време на преобразуване до 10 ns ;
- ЦАП с разредност $8 \div 12$ бита — тук попадат конвенционалните преобразуватели с общо предназначение, със средно бързодействие и с време на преобразуване до $10 \mu\text{s}$;
- ЦАП с 16 и повече бита разредност — тук попадат високоточни преобразуватели с относително ниско бързодействие.

Границите между отделните групи е размита, като съвременната тенденция в развитието на ЦАП, е увеличаването на бързодействието при запазване на точността.



Фиг. 7.3. Преходен процес в изхода и време на установяване на ЦАП.


преходният процес в изхода на ЦАП е критично-апериодичен.

7.2.1. ЦАП със сумиране на токовете.

Тези цифрово-аналогови преобразуватели работят със сумирането на токове, които са пропорционални на тежестта на разредите. При двоична бройна система, токовете се отнасят помежду си както степените на две. На сумиране подлежат само онези токове, чиито съответстващи разреди са 1. На фиг. 7.4 е показана схемата на n -разреден двоичен ЦАП със сумиране на токовете. Съпротивленията на резисторите са така подбрани, че да се отнасят помежду си както степените на 2 и съответно формираният през тях ток да съответства на теглото

Бързодействието на ЦАП се определя от т. нар. време на установяване t_o . То се измерва от момента на подаване на възможно максималното число на входа на преобразувателя N_{max} (при начално състояние $N = 0$), до момента, в който изходната величина се установи на съответстващата му стойност. За момент на установяване следва да се отчете момента, в който изходната величина остане в областта, определена от $\pm 0,5 U_{LSB}$. На фиг. 7.3 са показани два различни преходни процеса по установяването на изхода на ЦАП. Най-малко време на установяване се постига, когато


на разреда. Токовете се задават от опорното напрежение U_R и токоформиращите резистори. Ключовете се затварят, когато управляващият ги разред е I . Точката на сумиране на токовете е виртуалната нула на операционния усилвател, обхванат от резистора R_F в обратната си връзка и работещ като преобразувател ток — напрежение.



Фиг. 7.4. Двоичен ЦАП със сумиране на токовете.

$$\begin{aligned}
 U_o &= -R_F \Sigma I = -R_F (I_0 a_0 + I_1 a_1 + I_2 a_2 + \dots + I_{n-1} a_{n-1}) = \\
 &= -R_F \left(\frac{U_R}{R_0} a_0 + \frac{U_R \cdot 2}{R_0} a_1 + \frac{U_R \cdot 4}{R_0} a_2 + \dots + \frac{U_R \cdot 2^{n-1}}{R_0} a_{n-1} \right) = \\
 &= -\frac{R_F}{R_0} U_R \underbrace{\left(a_0 \cdot 2^0 + a_1 \cdot 2^1 + a_2 \cdot 2^2 + \dots + a_{n-1} \cdot 2^{n-1} \right)}_N \\
 U_o &= -\frac{R_F}{R_0} U_R N, \quad \text{където} \quad -\frac{R_F}{R_0} U_R = U_{LSB}
 \end{aligned}$$

Недостатък на разгледаната схема е фактът, че ключовете работят, превключвайки напрежение (при отворен ключ върху него действа опорното напрежение U_R , докато напрежението върху затворен ключ е виртуална нула). Поради влиянието на паразитните капацитети, честотата на превключване е ниска. Това може да се преодолее, ако се използват превключващи ключове, които превключват токоопределящите резистори или към маса или към виртуалната нула в точката на сумирането. Такава схема е показана на фиг. 7.5.




Фиг. 7.5. ЦАП със сумиране на токовете, използващ превключващи ключове.

Протичащият ток през резисторите няма да се променя и натоварването на източника на опорно напрежение ще бъде постоянно. Вътрешното съпротивление на източника не е задължително да бъде малко, както трябва да е в предходната схема. Той ще бъде постоянно натоварен с активен товар $R_d/(2^n - 1)$.

7.2.2. ЦАП със сумиране на токовете, с резисторна матрица.

При разработването на интегрални ЦАП, значителна трудност представлява реализирането на високоточни резистори, силно различаващи се по стойност. В предишните две схеми на ЦАП, отношението между най-големия и най-малкия резистор е 2^{n-1} пъти, като същевременно грешката при изготвянето на резистора за най-стария разред трябва да бъде $\Delta R/R < 1/2^{n-1}$. Затова, в интегралната схемотехника се използва т. нар. резисторна матрица, която с помощта на последовательно делене на напрежение, реализира тегловните кофициенти на разредите.



Фиг. 7.6. Основен елемент на резисторна матрица.

Основният елемент на такава матрица, показан на фиг. 7.6, представлява делител на напрежение, който удовлетворява следните условия:

— когато делителят се натовари със съпротивление R_p , входното му съпротивление също трябва да стане R_p ;

— при товар R_p , кофициен-

тът на отслабване на напрежението трябва да има зададена стойност $\alpha = U_2/U_1$.

При изпълнение на тези две условия, се получават следните уравнения за съпротивленията:


$$R_r = \frac{(1 - \alpha)^2}{\alpha} R_q, \quad R_p = \frac{1 - \alpha}{\alpha} R_q$$

При използването на двоична бройна система, $\alpha = 0,5$. Като се избере $R_q = 2R$ следва: $R_r = R$ и $R_p = 2R$. Затова в практиката, такава матрица се нарича $R-2R$ матрица. Двете й основни свойства могат да бъдат специфицирани както следва:

— кофициентът на предаване по напрежение на матрицата от възел към възел е $1/2$;

— характеристичното съпротивление на матрицата е R , а съпроти-

влението с което даден възел се натоварва със следващите звена от матрицата е $2R$.



Фиг. 7.7. Двоичен ЦАП със сумиране на токовете, използващ резисторна матрица.

Схема на ЦАП със сумиране на токовете, с използването на $R-2R$ матрица, е показана на фиг. 7.7. Източникът на опорно напрежение U_R е постоянно натоварен с характеристичното съпротивление на матрицата $2R \parallel 2R = R$. Изходното напрежение се определя от израза:

$$U_o = -\frac{R_F}{2^n R} U_R N, \text{ където } -\frac{R_F}{R} \frac{U_R}{2^n} = U_{LSB}.$$

7.2.3. Двоично-десетични ЦАП


Двоично-десетичните ЦАП се изграждат на същите принципи, както и двоичните. При тях, разредите могат да се считат разделени на тетради, като вътре във всяка тетрада разредите се съотнасят помежду си както степените на две, а тетрадите се съотнасят помежду си както степените на десет.

Когато се използва принципът на сумирането на токовете, трябва да се осигурят токове вътре в тетрадите, съотнасящи се както степените на две, а за тетрадите — токове, съотнасящи се както степените на десет.

Резисторната матрица от фиг. 7.6 може да бъде променена за използване в двоично-десетични ЦАП. За всички десетични разреди са използвани 4-разредни двоични матрици, които са съединени във верига, в която от декада към декада напрежението се предава с коефициент $\alpha = 1/10$.

Избирайки R_q да бъде равно на характеристичното съпротивление на тетрадната двоична матрица, т.е. $R_q = R$, чрез формулите за R_r и R_p , се получават следните стойности за съпротивленията: $R_r = 8,1R$ и $R_p = 9R$. При тези стойности, характеристичното съпротивление на

двоично-десетичната резисторна матрица е $0,9R$.




Фиг. 7.8. 3-декаден двоично-десетичен ЦАП, използващ резисторна матрица.

На фиг. 7.8 е показана схемата на 3-декаден двоично-десетичен ЦАП с резисторна матрица.

7.2.4. ЦАП със сумиране на напреженията.


Тези цифрово-аналогови преобразуватели работят със сумирането на напрежения, които са пропорционални на тежестта на числовите разреди. При работа в двоична бройна система напреженията ще се отнасят помежду си както степените на две. На сумиране подлежат само онези напрежения, чиито съответстващи двоични разреди са 1. Отнасящи се както степените на две напрежения лесно могат да се получат с помощта на резистивна матрица, съгласно нейното първо свойство. ЦАП със сумиране на напреженията с използване на $R-2R$ матрица е показан на фиг. 7.9.



Фиг. 7.9. Двоичен ЦАП със сумиране на напреженията, използващ резистивна матрица.

Спрямо ЦАП със сумиране на токовете от фиг. 7.7, са направени


няколко промени. Източникът на опорно напрежение е включен на мястото на сумиращия токовете операционен усилвател, а изходът е изведен там където е бил опорният източник. За облекчаване на анализа на схемата, изходът е натоварен със съпротивление $2R$.



Фиг. 7.10. Основна клетка на двоичен ЦАП със сумиране на напреженията, използващ резисторна матрица.

определянето на въздействието върху изхода на даден разред, се приема, че останалите разреди са 0 , след което отделните въздействия се сумират.

$$\begin{aligned} U_o &= \frac{1}{3}U_R a_{n-1} + \dots + \frac{1}{3}U_R \frac{1}{2^{n-3}} a_2 + \frac{1}{3}U_R \frac{1}{2^{n-2}} a_1 + \frac{1}{3}U_R \frac{1}{2^{n-1}} a_0 = \\ &= \frac{1}{3}U_R \underbrace{\frac{1}{2^{n-1}} (a_{n-1} \cdot 2^{n-1} + \dots + a_2 \cdot 2^2 + a_1 \cdot 2^1 + a_0 \cdot 2^0)}_N \\ U_o &= \frac{2}{3}U_R \frac{1}{2^n} N. \end{aligned}$$



Фиг. 7.11. Еквивалентна схема на ЦАП със сумиране на напреженията.

При тази постановка, всеки възел на R - $2R$ матрицата се натоварва отляво и отдясно с еквивалентно съпротивление $2R$, както е показано на фиг. 7.10. Лесно се разчита, че при това натоварване, коефициентът на предаване на напрежението от ключ към възел е $1/3$.


За определяне стойността на изходното напрежение, се прилага методът на суперпозицията, който в синтезиран вид гласи: "въздействието на сумата е равно на сумата от въздействията". При

определението на въздействието върху изхода на даден разред, се приема, че останалите разреди са 0 , след което отделните въздействия се сумират.

Така анализираната схема може да бъде преобразувана в еквивалентна, както е показано на фиг. 7.11. Анализираният ЦАП е представен като идеален генератор на изходно напрежение E_o , имащ изходно съпротивление R и натоварен в изхода с товар $2R$. От еквивалентната схема може да се определи:

$$E_o = \frac{3}{2}U_o \text{ или } E_o = U_R \frac{1}{2^n} N, \text{ където } U_R \frac{1}{2^n} = U_{LSB}.$$

Такива ЦАП се произвеждат без вградено товарно съпротивление, при което тяхното изходно напрежение на празен ход е $E_o = \frac{1}{2^n} N$, а максималният изходен ток (при късо съединение в изхода) — $I_{o max} = \frac{E_o}{R} = U_R \frac{1}{2^n} N \frac{1}{R}$. Типичен представител на този тип ЦАП е 10-разредният DAC7520 (усъвършенствана версия на DAC1020), чиято вътрешна структура е показана на фиг. 7.12.



Фиг. 7.12. Вътрешна структура на 10-разредния ЦАП DAC7520.

DAC7520 съдържа в себе си само резисторната матрица и токовите ключове. В зависимост от необходимостта, той може да се включи като ЦАП със сумиране на напреженията или като ЦАП със сумиране на токовете. Допълнително, в него е вграден точен резистор със стойност R , който може да бъде ползуван от потребителя при свързването на външен операционен усилвател.

При свързването на ЦАП за работа със сумиране на напреженията, трябва да се имат предвид по-рано споменатите недостатъци — ключовете работят, превключвайки напрежение и товарът на опорното напрежение се променя, в зависимост от подаденото число.


7.2.5. Двуквадрантни ЦАП и обработка на числа със знак

Описаните до тук цифрово-анalogови преобразуватели получават като цифрова стойност числа без знак. Предавателната им характеристика се разполага в един от четирите квадранта на координатната система код — аналог. Такива ЦАП се наричат едноквадрантни.

Ако предавателната характеристика може да се разположи в два квадранта на координатната система, ЦАП се наричат двуквадрантни. Ако цифрово-анalogовият преобразувател може да работи както с положителни, така и с отрицателни опорни напрежения, предавателната

му характеристика се разполага в два квадранта и той е двуквадрантен. Двуквадрантен е и ЦАП, при който подаваните числа могат да заемат както положителни, така и отрицателни стойности.

Преобразуването на числа със знак има някои особености. Обикновено двоичните числа със знак се представят в допълнителен код, където старшият разред е знаков. Така с n разреда могат да се представят числа в диапазона от -2^{n-1} до $+(2^{n-1} - 1)$. Чрез прибавяне към числата на 2^{n-1} диапазонът се измества от 0 до $+(2^n - 1)$, като числата по-големи от 2^{n-1} се считат за положителни, а числата по-малки от 2^{n-1} — за отрицателни. Средната стойност 2^{n-1} съответства на нулата. Такова представяне на числа със знак чрез положителни числа, се нарича измествен двоичен код. Например, 8 цифрови разреда могат да представлят числа със знак в диапазона от -128 до +127. Чрез прибавяне на 128, този диапазон се измества от 0 до 255, като числото 128 съответства на нулата. Прибавянето на 2^{n-1} (за примера 128) може да се извърши просто, само с инвертиране на старшия знаков разред.



Фиг. 7.13. ЦАП за обработка на 8-разредни двоични числа, представени в допълнителен код.

На фиг. 7.13 е показана схема на двуквадрантен 8-разреден ЦАП, преобразуващ числа, представени в допълнителен код. За получаването на изходно напрежение с правилен знак (дву polarityно изходно напрежение), е осъществено реципрочно преместване на изходната величина чрез аналогово изважддане на ток $I_c = 128 \cdot I_{LSB}$. Изважданият (компенсиращият) ток се формира от инвертираното опорно напрежение $-U_R$ и резистор, който е с два пъти по-голяма стойност от из-

ходното съпротивление R на ЦАП. Затова, сумарният ток I_s е:


$I_s = I_o - 128 \cdot I_{LSB} = I_o - 128/256 \cdot I_{omax}$. Стойностите на сумарния ток са представени в табл. 7.1.

Таблица 7.1.

Съответствие между цифровите и аналоговите стойности

Число	Допълнителен код	Изместен код	I_s/I_{omax}
127	0 1 1 1 1 1 1	1 1 1 1 1 1 1	127/256
...
1	0 0 0 0 0 0 1	1 0 0 0 0 0 1	1/256
0	0 0 0 0 0 0 0	1 0 0 0 0 0 0	0
-1	1 1 1 1 1 1 1	0 1 1 1 1 1 1	-1/256
...
-127	1 0 0 0 0 0 1	0 0 0 0 0 0 1	-127/256
-128	1 0 0 0 0 0 0	0 0 0 0 0 0 0	-128/256

Формирането на предавателната характеристика на ЦАП за обработка на числа в допълнителен код, е представена на фиг. 7.14. Крива a е предавателната характеристика на обикновения двоичен ЦАП ($I_o = I_{LSB} \cdot N$).




Фиг. 7.14. Предавателна характеристика на 8-разреден ЦАП за обработка на числа в допълнителен код

Преобразуването на постъпващото число от допълнителен код в изместен код чрез инвертиране на стария му разред е еквивалентно на транслиране (на половин диапазон), по абсцисната ос на предавателната характеристика за I_s — крива b . Включването на компенсиращ ток при формирането на изходната величина също е еквивалент-

но на транслиране на предавателната характеристика на половин диапазон, но по ординатната ос. Двете измествания формират окончателната предавателна характеристика за U_o — крива c .

Недостатък на описаната схема е това, че компенсационният ток I_c се формира извън ЦАП и поради различните температурни коефициенти, сумарният ток I_s не притежава висока термостабилност. Формирането на компенсационния ток вътре в ЦАП е възможно само за онези ЦАП, които притежават изход за сумата от допълнителните токове (например DAC7520). Такава схема е показана на фиг. 7.15.



Фиг. 7.15. 10-разреден ЦАП за обработка на числа със знак, с вътрешно формиране на компенсационния ток

$$I_o = I_{LSB}N \text{ и } I_o + \bar{I}_o = const. = (2^n - 1)I_{LSB}, \quad \bar{I}_o = (2^n - 1)I_{LSB} - I_o.$$

Тъй като $I_c = -I_{LSB} - (2^n - 1)I_{LSB} + I_o = -2^n I_{LSB} + I_{LSB}N$,

$$I_s = I_o + I_c = I_{LSB}N - 2^n I_{LSB} + I_{LSB}N = 2I_{LSB}(N - 2^{n-1})$$

Както се вижда от крайния резултат за I_s , той е пропорционален на постъпващото число в измествен код ($N - 2^{n-1}$). В добавка, изходният диапазон на тока I_s е двойно по-голям. В реалната практика, големият резистор $1024R$, формиращ добавъчния ток I_{LSB} , се пренебрегва, което внася пренебрежимо малка грешка в крайния резултат.

7.2.6. Четириквадрантни ЦАП и умножителни ЦАП.

Четириквадрантни ЦАП са тези, при които предавателната характеристика може да се разполага и в четирите квадранта на координатната система код — аналог. Затова е необходимо, освен възможността за обработка на числа със знак, ЦАП да е способен да работи както с

положителни, така и с отрицателни опорни напрежения. Показаната на фиг. 7.15 схема, представлява четириквадрантен ЦАП, тъй като DAC7520 може да работи с разнополярни опорни напрежения.

Ако се разгледат внимателно предавателните уравнения на показаните тук цифрово-анalogови преобразуватели, които се подчиняват на общото уравнение $U_o = U_{LSB} \cdot N$, може да се забележи, че коефициентът на предаване U_{LSB} представлява произведение от някаква константа (означена в случая с M) и опорното напрежение U_R , т.e. $U_{LSB} = M \cdot U_R$. Така, общото уравнение може да бъде записано във вида $U_o = M \cdot N \cdot U_R$. Ако вместо опорно напрежение се подаде някакво неизвестно входно напрежение U_i , то изходното напрежение $U_o = M \cdot N \cdot U_i$ ще представлява, с коефициент на пропорционалност M , произведение на входното напрежение U_i по число N .

Всички ЦАП, за които може да се изкаже това твърдение, се наричат умножителни. Те изпълняват следните две условия:

- имат вход за включване на външно опорно напрежение;
- могат да работят с разнополярно опорно напрежение.

От определението се разбира, че всички четириквадрантни ЦАП са умножителни.


7.3. Аналогово-цифрови преобразуватели

Аналогово-цифровите преобразуватели (АЦП) извършват преобразуване на аналогова величина в цифров код. За удобство, при разглеждането на АЦП, под аналогова величина ще се има предвид напрежение.

7.3.1. Шум и апертурна грешка


Поради ограничната разредност на числото при аналогово-цифровото преобразуване, възниква систематична грешка, наречена "грешка от квантоване" (грешка от дискретизация). На фиг. 7.16 са показани предавателната характеристика на аналогово-цифров преобразувател и грешката от квантоване U_r . Предавателната характеристика на АЦП се описва с уравнението $N = U_i / U_{LSB}$. Както се вижда, грешката от квантоване се простира в рамките на $\pm 0,5 U_{LSB}$. Тази грешка може да се разглежда и като въвеждане на допълнителен шум в информацията и влошаване на отношението сигнал/шум. От литературните източници е известно, че при синусоидална форма на преобразуваното напрежение, отношението сигнал/шум S от АЦП може да

се опише с уравнението $S[dB] = n \cdot 6 + 1,8$, където n е разредността на преобразувателя.



Фиг. 7.16. Предавателна характеристика на АЦП и грешка от квантоване.

При работата на аналогово-цифровите преобразуватели, възниква и една друга грешка, наречена апертурна грешка (апертюра), която има динамичен характер. Тя се обуславя от факта, че АЦП притежават ограничено време на преобразуване t_A , през което входният сигнал може да се промени. При започване на преобразуването, входният сигнал ще има една стойност, а при завършването — друга. Тогава, измерената цифрова стойност ще бъде неопределена по време, в рамките на времето на преобразуване, т.е. ще съответства на моментна стойност на входното напрежение, намираща се между началото и края на аналогово-цифровото преобразуване.



Фиг. 7.17. Възникване на апертурна грешка в АЦП.

Нека да предположим, че входният сигнал е синусоидален, с максимална честота f_{max} и се развива в целия диапазон на аналогово-цифровото преобразуване, т.е. $U_{max} = 2U_m$ (фиг. 7.17). Сигналът има най-голяма скорост при преминаването през нулата:

$$\left. \frac{dU}{dt} \right|_{t=0} = U_m \omega_{max}$$

Оттук, промяната на входното

напрежение е $\Delta U = U_m \omega_{max} \Delta t_A$. За съхраняване разредността на АЦП, тази промяна не трябва да бъде по-голяма от напрежението, съответстващо на най-малкия разред — U_{LSB} , т.e.:

$$\Delta t_A < \frac{U_{LSB}}{U_m \omega_{max}} = \frac{U_{LSB}}{U_{max} \pi f_{max}} = \frac{I}{(2^n - 1) \pi f_{max}}.$$

Това уравнение задава минималното необходимо време на преобразуване, което трябва да притежава използваният аналогово-цифров преобразувател, за да може да работи с необходимата точност при честотата f_{max} на сигнала. Условието трудно се изпълнява при високи честоти. Например, нека е необходимо 8-разредно преобразуване ($n = 8$), при максимална честота на сигнала 10 MHz. От горната формула се изчислява, че времето на преобразуване на използвания АЦП трябва да е по-малко от 125 ps — едно невъзможно изискване за съществуващите АЦП.

Изход от това положение, е използването на аналогова памет *S/H* (Sample/Hold — схема следене-запомняне) във входа на АЦП, която да запомни сигнала, докато трае неговото преобразуване. В този случай, необходимото максимално време на преобразуване на АЦП се определя от теоремата за дискретизацията, която изисква честотата с която се извършва преобразуването да бъде най-малко два пъти по-висока от f_{max} . В конкретния пример, периодът на дискретизация съгласно тази теорема ще бъде 50 ns, т.e. при използването на схема *S/H*, използваният АЦП трява да има време на преобразуване по-малко от 50 ns, което е около 400 пъти по-голямо от необходимото време на преобразуване без използване на схема *S/H*.

Съществуват много начини за изграждането на аналогово-цифрови преобразуватели, но най-общо те могат да се групират в три различни метода — паралелен, тегловен и преброителен.

При първия метод, входното напрежение едновременно се сравнява с $2^n - 1$ опорни напрежения и се определя между кои нива се намира то. Резултатът се получава в един такт. На този принцип се изграждат най-бързите АЦП, с време на преобразуване до няколко наносекунди, но със сравнително ниска разредност.

При тегловния метод, цифровата стойност се определя чрез последователно премерване на теглото на всеки разред във входната величина. Резултатът се получава в n такта. На този принцип се изграждат большинството от съществуващите АЦП, с разредност 10 ÷ 12 бита и време на преобразуване до 10 μs.


При преброителния метод, цифровата стойност се получава чрез последователното пребояване на количеството U_{LSB} , съдържащи се

във входната величина. Резултатът се получава за максимално 2^n такта. На този принцип се изграждат бавни, но високоразредни АЦП.

Съществува клас аналогово-цифрови преобразуватели, които работят чрез междинно преобразуване на входната аналогова величина в друга — например преобразуване на напрежение в честота, период, фаза и др. и последващо измерване на междинната величина.

7.3.2. Паралелни аналогово-цифрови преобразуватели

Паралелният аналогово-цифров преобразувател (Flash ADC) изиска изграждането на $2^n - 1$ опорни напрежения, съответстващи на стъпалата в предавателната характеристика. Най-лесно това се постига чрез един опорен източник и подходящ резисторен делител. Входното напрежение едновременно се сравнява с всички опорни напрежения чрез аналогови компаратори и изходните показания на компараторите се преобразуват в необходимия цифров код.



Фиг. 7.18. 3-разреден паралелен аналогово-цифров преобразувател.

На фиг. 7.18 е показан 3-разреден паралелен АЦП. Тъй като първото стъпало в предавателната характеристика е $0,5U_{LSB}$, първият ре-

зистор е $0,5R$. Последният резистор е $1,5R$ поради факта, че последното стъпало в предавателната характеристика на АЦП е също $0,5U_{LSB}$ и за да се работи с опорно напрежение $U_R = 2^n U_{LSB}$. При подаване на входно напрежение U_i , сработват онези компаратори, чиито опорни напрежения остават под U_i . Съответствието между относителното входно напрежение $U = U_i/U_{LSB}$ и изходното състояние на компараторите е показано в таблицата на същата фигура.


Таблица 7.2.
Състояние на паралелния ЦАП в зависимост от входното напрежение

Входно напрежение	Състояние на компараторите							Двоично число	Десетично число
	K_1	K_2	K_3	K_4	K_5	K_6	K_7		
$U=U_i/U_{LSB}$	a_2	a_1	a_0					N	
$U < 0,5$	0	0	0	0	0	0	0	0 0 0	0
$0,5 < U < 1,5$	1	0	0	0	0	0	0	0 0 1	1
$1,5 < U < 2,5$	1	1	0	0	0	0	0	1 0 0	2
$2,5 < U < 3,5$	1	1	1	0	0	0	0	1 1 1	3
$3,5 < U < 4,5$	1	1	1	1	0	0	1	0 0 0	4
$4,5 < U < 5,5$	1	1	1	1	1	0	1	0 1 1	5
$5,5 < U < 6,5$	1	1	1	1	1	1	0	1 1 0	6
$6,5 < U$	1	1	1	1	1	1	1	1 1 1	7

Изходите на компараторите дават числото в т.нар. "термометричен" код (вж. табл. 7.2). Преобразуването в двоичен код се извършва с приоритетен шифратор. При използването на компаратори от усилвателен тип, преди шифратора се поставят запомнящи тригери, тактувани по фронт на тактовия сигнал, които стробират едновременно изходната информация от компараторите. Това се налага, поради неедновременното установяване на компараторите и произтичащата от това опасност да се изработи грешна информация на изхода за времето на преходния процес. Запомнящи тригери не се поставят, ако се използват компаратори от тригерен тип, притежаващи допълнителен стробиращ вход. Приоритетността на шифратора осигурява преобразуване на изходната информация според най-старшия сработил компаратор. Съществуват схемни решения, при които за възприемане на препълване, се използват 2^n компаратора.

При увеличаването на разредността на паралелните АЦП, нараства сложността на шифратора. Едно често срещано решение, е организирането на т.нар. "конвейерен" принцип на преобразуването. Шифраторът се изгражда от две последователни стъпала, между които се поставя запомнящ регистър. Преобразуването протича на два такта. При

първия такт, аналоговият сигнал се претегля от компараторите и се преобразува от първото стъпало на шифратора. През втория такт, се извършва вторичното прекодиране от второто стъпало на шифратора, като в същото време първото стъпало извършва преобразуване на новия входен сигнал.




Фиг. 7.19. 6-разреден паралелен аналогово-цифров преобразувател, използващ конвейерен принцип на преобразуване.

Пример за конвейерен принцип на преобразуване е даден на фиг. 7.19, където е показана структурната схема на 6-разредния паралелен АЦП К1107ПВ1 (Русия). Входният делител е съставен от 66 резистора с обща стойност от 67Ω и има извод в средата. С подаването на минимално напрежение ($\pm 0,1 \text{ V}$) на този извод, може да се постигне корекция на нелинейността на характеристиката на преобразуване. Използвани са 64 компаратора от тригерен тип. Шифрирането на информацията се извършва двустъпално. Първо се използува шифратор 64 към 11, а след буферната памет — шифратор 11 към 6. Полученият

6-разреден цифров код преминава през кодов преобразувател, в който се определя кодът на изходния сигнал и се запомня в изходен буфер. Кодът на изходният сигнал може да бъде прав, обратен и допълнителен двоичен код. Поставянето на изходен регистър забавя с още един такт получаването на изходната информация (общо са три), но благодарение на конвейрността на обработката, честотата на преобразуване се определя само от времетраенето на един такт.

7.3.3. Паралелно-последователен метод за аналогово-цифрово преобразуване

Недостатък на паралелния метод е необходимостта от голям брой компаратори в АЦП. Броят на компараторите може да се намали, ако се модифицира паралелният метод, чрез разделянето му на две или повече последователни по-нискоразредни преобразувания в т.нар. паралелно-последователно АЦП (Semi-flash ADC). Бързодействието на преобразуването се намалява, но ако се приложи конвейрен принцип на обработка при отделните преобразувания, може се запази високата честота на дискретизация както при паралелния метод.




Фиг. 7.20. 8-разреден паралелно-тегловен аналогово-цифров преобразувател.

Пример, на 8-разреден модифициран паралелен ЦАП, е показан на фиг. 7.20. Първото преобразуване се извършва с 4-разреден паралелен АЦП, като се получават старшите 4 разреда на числото. Резултатът представлява грубо квантоване на входното напрежение. С помощта на 4-разреден ЦАП, се извършва обратно преобразуване на цифровата стойност в аналогово напрежение, което се изважда от входното. Резултантната величина е остатъчно напрежение в рамките на един дискрет на първия АЦП. Остатъчното напрежение се подлага на второ аналогово-цифрово преобразуване, за получаване на младшите 4 разреда на числото. Вторият АЦП трябва да притежава диапазон на входното напрежение, равен на един дискрет на първия АЦП, което се задава с подходящо опорно напрежение — в случая $U_R/16$.

Необходимо условие за правилно извършване на преобразуването е първият АЦП и ЦАП да имат точността на 8-разредни преобразуватели (разредността на цялото преобразуване). Докато трае второто преобразуване, входното напрежение трябва да остава непроменено, което обуславя необходимостта от наличието на аналогова памет във входа (схема за следене-запомняне). Всъщност, модифицираният паралелен метод извършва "претегляне" на разредите по групи спрямо входната величина, затова се нарича и "паралелно-тегловен" метод.

7.3.4. Тегловен метод за аналогово-цифрово преобразуване и АЦП със зарядно преразпределение


На фиг. 7.21 е показан АЦП, който работи по тегловния метод (метод на последователното приближение). Той се състои от компаратор, който сравнява входното напрежение с изходното напрежение от ЦАП. Разредността на цифрово-аналоговия преобразувател определя разредността на аналогово-цифровото преобразуване. Цифровата информация за ЦАП се определя от специален регистър SAR (Successive Approximation Register — регистър за последователно приближение).



Фиг. 7.21. Тегловен метод за аналогово-цифрово преобразуване.

Процесът на измерване започва с нулиране на всички разреди. След това, в старшия разред се записва 1. ЦАП изработва на изхода си напрежение, съответстващо на половината от работния диапазон. Компараторът сравнява напрежението от входа и това от ЦАП. Ако входното напрежение е по-високо, разредът се оставя в 1, а ако е пониско — разредът се нулира. Следва установяване в 1 на следващия разред. Неговото тегло е $1/4$ от диапазона на преобразуване. Компараторът отново сравнява входното напрежение с това от изхода на ЦАП и изработва сигнал за оставянето в 1 или свалянето в 0 на "претегля-


ния” разред. Преминава се към обработка на следващия по-младши разред и т.н.



Фиг. 7.22. Времедиаграма на процеса на последователно приближение при 8-разреден тегловен АЦП.

За толкова такта, колкото е разредността на ЦАП се извършва претеглянето на всички разреди и накрая, числото, подадено на входа на ЦАП, съответства на входната аналогова величина. Т.е. за n -разредно АЦП са необходими n такта. Времедиаграмата на напрежението в изхода на ЦАП спрямо входното напрежение, в рамките на едно примерно измерване, е показана на фиг. 7.22.

Известно е, че при CMOS технологията по-лесно се изграждат кондензатори отколкото резистори. Във връзка с това, добиха разпространение аналогово-цифрови преобразуватели със зарядно преразпределение. При тях, входното напрежение се запомня върху капацитивна група, а самото определяне на цифровия код се извършва чрез последователно претегляне на натрупаните заряди върху капацитите. Схема на n -разреден АЦП със зарядно преразпределение е показана на фиг. 7.23.




Фиг. 7.23. Тегловен аналогово-цифров преобразувател със зарядно преразпределение.

По начина на изграждането, АЦП със зарядно преразпределение не се нуждаят от външни схеми за запомняне на сигнала по време на

преобразуването, тъй като самата капацитивна група извършва запомняне на аналоговото входно напрежение върху себе си. Капацитивната група се състои от кондензатори, чиито капацитети се отнасят помежду си както разредите на преобразувателя (за двоично преобразуване — както степените на 2). Допълнително са включени още два капацитета със стойност C и $0,5C$. Състоянията, в които се намира един АЦП със зарядно преразпределение са две. Едното е състояние на следене на входната величина. Всички кондензатори, с изключение на този със стойност $0,5C$, са свързани успоредно и на тях се подава входното напрежение U_i . Кондензаторът $0,5C$ се свързва към опорното напрежение U_R .


На фиг. 7.24 е показана опростена структура на 4-разреден АЦП със зарядно преразпределение в състояние на следене на входната величина. Натрупаният заряд върху капацитивната група се дава с равенството: $Q_i = U_i 16C + U_R 0,5C$



Фиг. 7.24. 4-разреден АЦП със зарядно преразпределение, в режим на следене на входното напрежение.


Вторият режим е режим на запомняне и претегляне на входното напрежение. Капацитивната група се свързва, както е показано на фиг. 7.25. Напрежението U_x в общата точка на групата, се следи от компаратора, който управлява регистъра за последователно приближение. В зависимост от състоянието на битовете в SAR , съответстващите им кондензатори се превключват към опорното напрежение U_R (ако битът е 1) или към маса. Превключването започва от най-старшия бит. След всяко превключване, състоянието на изхода на компаратора определя дали управляваният бит в SAR ще остане в 1 или ще се върне в 0.

Нека предположим, че е подадено входно напрежение $U_i = 9U_{LSB}$. Опорното напрежение определя диапазона на преобразуване. За 4-разреден АЦП, $U_{LSB} = U_R/16$, откъдето $U_i = 9U_R/16$. Внесеният заряд ще бъде $Q_i = 9U_R 16C / 16 + U_R 0,5C$ или $Q_i = U_R 9,5C$.



Фиг. 7.25. 4-разреден АЦП със зарядно преразпределение, в режим на запомняне и преобразуване на входното напрежение.

При първата стъпка от претеглянето, капацитетът $8C$ се свързва към U_R , а останалите към маса — вж. фиг. 7.26.а. Уравнението на заряда в капацитивната група ще бъде: $Q = (U_R - U_x)8C + (0 - U_x)8,5C$.



Фиг. 7.26. Последователно пресвързване на капацитивната матрица на 4-разреден АЦП при преобразуване на входно напрежение със стойност $U_i = 9U_{LSB}$.

При новото свързването на капацитетите, настъпва преразпределение на заряда, но неговото количество остава постоянна величина. Приравнява се $Q = Q_i$, т.е. $U_R8C - U_x8C - U_x8,5C = U_R9,5C$, откъде-


то $U_x = -1,5U_R/16,5$. Получава се отрицателна стойност, следователно $a_3 = 1$, а капацитетът $8C$ трябва да остане свързан към U_R .

Третата стъпка от претеглянето е капацитетът $2C$ да се свърже към U_R , както е показано на фиг. 7.26.в. Зарядното уравнение придобива вида: $Q = (U_R - U_x)10C - (0 - U_x)6,5C$. Приравнява се $Q = Q_i$, т.е. $U_R10C - U_x10C - U_x6,5C = U_R9,5C$ откъдето $U_x = 0,5U_R/16,5$. Получената стойност е положителна, следователно $a_1 = 0$, а капацитетът $2C$ трябва да се свърже отново към маса.

Четвъртата стъпка от претеглянето е капацитетът C да се свърже към U_R , както е показано на фиг. 7.26.г. Зарядното уравнение придобива вида: $Q = (U_R - U_x)9C - (0 - U_x)7,5C$. Приравнява се $Q = Q_i$, т.е. $U_R9C - U_x9C - U_x7,5C = U_R9,5C$, откъдето $U_x = -0,5U_R/16,5$. Получената стойност е отрицателна, следователно $a_0 = 1$. След претеглянето на последния разред, се получава цифрова стойност $N = 1001$, което съответства на подаденото входно напрежение в примера.

7.3.5. Преброителен метод за аналогово-цифрово преобразуване

Аналогово-цифровите преобразуватели, работещи по този метод, използват прости средства и достигат висока точност. Времето на преобразуване обаче е значително. Тяхното разнообразие е голямо, затова тук ще бъдат разгледани само два техни типични представителя.




Фиг. 7.27. Преброителен АЦП от компенсационен тип.

Първият представител е т. нар. следящ аналогово-цифров преобразувател от групата на компенсационните. Неговата структурна схема е

показана на фиг. 7.27. От входното напрежение U_i , се изважда компенсиращото напрежение U_o , изработено в изхода на цифрово-аналоговия преобразувател. Получената разлика се подава на двета компаратора K_1 и K_2 , които имат опорни напрежения съответно $+0,5U_{LSB}$ и $-0,5U_{LSB}$.

Ако разликата е по-голяма от $+0,5U_{LSB}$, сработва компараторът K_1 и разрешава електронната врата G_1 , пропускаща импулсите от тактовия генератор към сумирация вход на реверсивния брояч. Той увеличава съдържанието си и изходното напрежение на ЦАП догонва входното. Ако разликата е по-малка от $-0,5U_{LSB}$, сработва компараторът K_2 и разрешава електронната врата G_2 , пропускаща импулсите към изваждания вход на брояча.



Фиг. 7.28. Процес на следене на входното напрежение при преброителен АЦП от компенсационен тип.

G_3 детектира това състояние и изработва сигнал за достигнато равновесие.

Времедиаграмите на хода на входното напрежение и компенсиращото го от изхода на ЦАП са дадени на фиг. 7.28.


Към преброителния метод се отнасят и интегриращите аналогово-цифрови преобразуватели. Най-популярен от тях е двутактно интегриращият АЦП. Същността на работата му се състои в следното:

- за точно определено време Δt_1 (време на право интегриране) се извършва интегриране на входното напрежение U_i с аналогов интегратор. След изтичане на времето Δt_1 , в изхода на интегратора се получава напрежение $U_I(t_1)$:

Така, чрез нарастваща или намаляваща промяна на подавания към ЦАП цифров код, неговото напрежение следи непрекъснато промяната на входното. Ако разликата между входното напрежение и напрежението в изхода на ЦАП е в границите на $\pm 0,5U_{LSB}$, към брояча няма да бъдат пропускани тактови импулси нито за сумиране, нито за изваждане. Това е установеният режим, при който ЦАП е достигнал входната величина и подаденият му цифров код съответства на нея. Изходите и на двета компаратора тогава стоят в 0. Логическият елемент

$$U_I(t_1) = -\frac{I}{\tau} \int_{t_0}^{t_1} U_i dt = -\frac{I}{\tau} U_{i(mid)} \Delta t_1 ,$$

където $U_{i(mid)}$ е средната стойност на входното напрежение за времето на правото интегриране;



Фиг. 7.29. Времедиаграми на процеса на преобразуване при двутактно интегриращ преbroйтителен АЦП.

— след изтичане на времето на правото интегриране, към входа на интегратора се включва опорно напрежение U_R с обратна полярност от тази на входното. Извършва се интегриране на опорното напрежение, като се отчита времето Δt_2 (време на обратно интегриране), за което изходът на интегратора достига нулевата линия — фиг. 7.29.

$$U_I(t_2) = U_I(t_1) - \frac{I}{\tau} \int_{t_1}^{t_2} U_R dt$$

Приравнява се $U_I(t_2) = 0$, и:
 $-\frac{I}{\tau} U_{i(mid)} \Delta t_1 - \frac{I}{\tau} U_R \Delta t_2 = 0$, или

$$U_{i(mid)} = -U_R \frac{\Delta t_2}{\Delta t_1} .$$

Времената Δt_1 и Δt_2 се задават и измерват със съответен брой N_1 и N_2 елементарни мерни периода T , т.е. $\Delta t_1 = N_1 T$ и $\Delta t_2 = N_2 T$. Тогава:


$$U_{i(mid)} = -U_R \frac{N_2}{N_1} .$$

От получената формула следва, че отличителна особеност на метода на двойното интегриране е тази, че нито мярната единица T , нито времеконстантата $\tau = RC$ влияят на резултата. Достатъчно е те само да остават непроменени в рамките на едно измерване (за времето $\Delta t_1 + \Delta t_2$). Затова с метода на двойното интегриране може лесно да се достигне точност до 0,01 %.

При избора на компоненти за двойното интегриране, е необходимо да се ползват висококачествени кондензатори с минимална остатъчна поляризация на диелектрика (ефект на "памет") — полипропиленови или тефлонови. Макар че тези кондензатори не са поляризовани, външното им фолио трябва да се включи към носкоомна точка (изхода на интегриращия операционен усилвател). За да се миними-

зира грешката от интегратора и компаратора, е необходимо да се използува целият аналогов диапазон на интегратора.

Друга особеност на метода е, че прилагайки интегриране, като резултат се получава цифровата стойност на усреднената входна величина за времето t_1 . Затова, проникнало във входа променливо напрежение ще отслабва толкова по-силно, колкото е по-висока неговата честота. Променливо напрежение, честотата на което е цялочислено кратна на $1/t_1$ се подтиска напълно. Затова е целесъобразно, времето на правото интегриране да бъде избрано кратно на периода на доминиращо в устройството смущение — например мрежовата честота. По този начин, могат да се подтиснат всички мрежови смущения.



Фиг. 7.30. 6-канален аналогово-цифров преобразувател, работещ по метода на двутактното интегриране.

Структурната схема на 6-канален аналогово-цифров преобразувател, работещ по метода на двойното интегриране, е показан на фиг. 7.30. Превключването на входните и опорните напрежения към интегратора се извършва от аналогов мултиплексор. Изходът на интегратора се следи от компаратор, който подава сигнал към управляващото устройство. Двете опорни напрежения $+U_R$ и $-U_R$ са еднакви по големина, но противоположни по полярност и алтернативно се използват, в зависимост от полярността на измерваното входно напрежение. В схемата е включена и верига за поддържане на нулево напрежение в изхода на интегратора, в паузата между измерванията. Тя се състои от логическите елементи G_1 и G_2 и се управлява от изход b_3 на управляващото устройство.

Измерването на входно напрежение протича по следния начин.

Управляващото устройство забранява веригата за поддържане на нулата ($b_3 = 0$) и чрез изходите си b_0 , b_1 и b_2 задава на аналоговия мултиплексор кой канал да бъде пропуснат за правото интегриране. След това, управляващото устройство започва отмерването на времето за правото интегриране t_1 . Когато изтече t_1 , по състоянието на изхода на компаратора, който се следи от входа b_4 , може да се разбере полярността на измервания канал. Ако $b_4 = 0$, полярността е отрицателна, а ако $b_4 = 1$, тя е положителна. Управляващото устройство указва с изходите си b_0 , b_1 и b_2 на аналоговия мултиплексор да пропусне за обратното интегриране нова опорно напрежение, което е с противоположна полярност на измерваното. От този момент, управляващото устройство измерва времето за обратното интегриране t_2 докато компараторът се преобърне.

Автоматичното поддържане на нулата в изхода на интегратора в паузата между измерванията се извършва, като управляващото устройство нулира изходите си b_0 , b_1 и b_2 , а в изхода си b_3 запише 1. По този начин се разрешават логическите врати G_1 и G_2 и изходът на компаратора се пропуска към младшия адресен вход A_0 на аналоговия мултиплексор. Същевременно, адресните входове A_1 и A_2 са в 0. Така, компараторът директно управлява превключването само на опорните напрежения към входа на интегратора. Ако изходът на интегратора се "отклони" от нулевата линия, компараторът превключва към входа му опорно напрежение с такава полярност, която ще противодейства на отклонението.

Двойното интегриране намира широко приложение в цифровите универсални измервателни уреди, а също и в преобразувателни модули с разрешаваща способност от 10 до 18 разреда. Там където не е необходимо високо бързодействие, този способ обезпечава много добра точност при ниска цена и притежава висока шумоустойчивост. Управляващото устройство може да се изгради на базата на класическите цифрови схеми, но в последно време за тази цел масово се използват специализирани схеми и дори микроконтролери.