

## Упражнение № 5


### Проектиране на клетка – симулация и подготовка за топология

Изображения, които Ви трябва за протокола от това упражнение:

- Електрическа схема за изследване на RC генератора;
- Постояннотоков анализ - резултати за постояннотоковата работна точка на схемата - постояннотоковия релеф на схемата (анотирана схема);
- Резултатите от времевия анализ на схемата – потенциала в изхода на схемата и дрейновите токове на транзисторите MN0, MN1 и MN2.

#### 1. Въвеждане на схема.

Въвежда се електрическата схема, показана на фиг. 1. В нея захранващият източник V0, потенциалите за захранването и земята са идеални елементи (нямат модели). Всички останали елементи са реални (имат модел). В таблица 1 са дадени елементите, техните библиотеки и стойностите на параметрите им.




Фиг. 1. Схема на RC генератор – постояннотокова работна точка




Таблица 1.

Библиотека	Име на елемент	Означение в схемата	Стойности на параметрите
analogLib	vdc	V0	Vdc=3V
PRIMLIB	nmos4	MN0, MN1, MN2	Width stripe=2 um, number of gates=5
PRIMLIB	pmos4	MP0, MP1, MP2	Width stripe=6 um number of gates=5
PRIMLIB	rpoly1	R0	770 Ω
PRIMLIB	cpoly	C0	8p F
analogLib	vdd	vdd	
analogLib	gnd	gnd	



Фиг. 2. Прозорец за задаване на времеви анализ.



Фиг. 3. Задаване на допълнителни опции на времевия анализ.


## 2. Анализ на схемата.

За проверка на работоспособността на въведената схема се използват постоянен ток анализ на работна точка и времеви анализ. Задаването на анализите става като от менюто на схемния редактор се избира **Launch** ⇒ **ADE L**. Отваря се прозорецът на средата за симулиране. От него се избира командата **Analyses** ⇒ **Choose** и се задават съответно постоянен ток анализ на работна точка (**dc** ⇒ **Save DC Operating Point**) и времеви (**tran**). За времеви анализ се задава **Stop Time**, т.е. края на интервала от време, за което ще се извършва симулацията (фиг. 2). То трябва да е достатъчно, за да може генераторът да започне работа и да достигне установен режим.

Задават се и някои допълнителни опции на времевия анализ (фиг. 3). Избира се **Time Step**, максимална стъпка (**maxstep**), така че да се изпълнят условията за сходимост и да се улесни работата на симулатора. Необходимо е да запазите и токовете. За целта в **ADE** прозореца изберете **Outputs => Save All** и маркирайте запазване на токовете - маркира се **all** на опцията **select device currents**.

След като симулацията приключи се извеждат резултатите за:

- 1) Постояннотоковата работна точка (фиг. 1);  
Използва се командата **Results => Annotate => DC Operating Points**.
- 2) Времени анализ – визуализират се резултатите за напрежението в изхода и дрейновите токова на транзисторите MN0, MN1 и MN2 (фиг. 4). Командата е **Results => Direct Plot => Transient Signal**. За токовете се използва **Results Browser** от менюто **Tools** на **ADE L**. Всеки резултат се слага в отделен подпрозорец – **File => New Subwindow => Rectangular**. При запис на резултатите като изображение да се използва опцията **All subwindows (single file)**.



Фиг. 4. Резултати от времевия анализ.


### 3. Подготовка на схемата за създаване на топология.

Преди да се премине към създаване на топология е необходимо да се подготви схемата. Копира се схемата от фиг. 1 в нова клетка от библиотеката, в която се работи. За да се създаде топология, всички

елементи в схемата трябва да принадлежат на библиотеката, обвързана с даден технологичен процес. В случая това е библиотеката **PRIMLIB**, която съдържа реалните елементи за 0.35 $\mu$ m CMOS технология на AMS. Захранващият източник е идеален елемент, който няма топологично представяне (**layout**) и трябва да се премахне преди да се прехвърли схемата в топологичния редактор. Разбира се, той е необходим, за да работи схемата и ще се добави външно при симулиране на работата на схемата след създаването на топология (при ресимулация).

RC генераторът ще се проектира като стандартна клетка. Следователно, след като се премахнат всички идеални елементи, трябва да се добавят пинове, които ще представляват изводите на схемата. Така създадената клетка може да се използва като градивен елемент в схеми на по-високо йерархично ниво. Когато се проектира чип, вместо пинове се слагат периферни клетки (входно-изходни и захранващи).

Подготвената за топологично проектиране схема е показана на фиг. 5.



Фиг. 5. Схема на RC генератор, подготвена за топологично проектиране.